新型半导体器件.ppt

半导体器件物理 第六章： 新型半导体器件 §6.1 现代MOS器件 §6.2 纳米器件 §6.3 微波器件 §6.4 光电子器件 §6.5 量子器件 §6.1 现代MOS器件 ULSI发展的两个主要方向：深亚微米与亚0.1微米集成和系统的芯片集成。 因此需要对深亚微米和亚0.1微米工艺、器件和电路技术，器件的结构和相应的物理机理的研究。微小MOSFET中的一些物理效应，如器件尺寸变小，通常的一维器件模型需要修正，出现二维、三维效应，同时还会出现各种强电场效应。 一、MOSFET的按比例缩小 近20年来，恒压按比例缩小规则的使用比较成功，但随着工艺的发展，器件性能和集成密度进一步提高，目前逐渐逼近其基本的物理极限。 如果要进一步提高集成电路的性能，则需要考虑更多的因素，而不仅仅是简单的按比例缩小器件尺寸。需要同时在降低电源电压、提高器件性能和提高器件可靠性等三个方面之间进行折衷选择。 金属栅和高K栅介质的应用 实验结果表明，在进行折衷的过程中，源、漏结的参数，尤其是结深、RSD和结的突变性是至关重要的因素。尽管这种经验方法不是很理想，而且难以符合基于基本物理规律的按比例缩小规则，但是这种经验方法更准确、更实用一些。这是由于当器件横向尺寸的变化使器件的纵、横向以及其他各方向上的参数错综复杂地相互作用时，器件的三维特性越加突出；同时由于基本物理极限的限制，对亚0.1μm器件的进一步缩小变得非常困难，这主要包括超薄栅氧化层的制作；源、漏超浅结的形成以及小尺寸器件必须在很低的电源电压下工作所带来的问题等。截至目前为止，器件和ULSI CMOS工艺发展的实际情况是器件的各个部分都在缩小。 二、现代MOS器件的一些物理效应 短沟道效应 （SCE） 微小尺寸效应，狭义的定义，是指随沟道缩短，阈值电压减小（n沟）或增大（p沟）的效应（VT roll off）。 VT roll off现象包括VDS很低时测定VT随Lg变化和VDS很高时VT随Lg的变化。 DIBL效应与器件穿通 DIBL即漏电压感应源势垒下降效应，是器件二维效应与强电场效应结合的结果。当漏结加较大的电压时，结电场向源区发展，因为沟道很窄，使漏结电场与源结相耦合，当VDS高到一定程度，漏的结电场就会影响源pn结的势垒，使之降低，这便是DIBL效应。一个明显结果是使VT降低，因为源势垒下降，就可用较低栅压使器件开启。 因为在一定的VDS下，Lg越小DIBL导致的越大，因此DIBL也产生VT roll off，而且VDS越高，VT roll off效应越显著。同时DIBL效应会影响MOSFET的亚阈区特性，包括使S和Ioff退化。因此在深亚微米与亚0.1微米的设计中要避免或抑制DIBL效应。 热载流子注入（Injection of Hot Carrier） 热载流子退化 在短沟道下，如果电压较大，横向（沟道方向）和纵向（垂直沟道方向）的电场强度会大大增强。在强电场作用下，载流子能量大大提高，使其平均能量远大于kT，或等效载流子温度Te超过环境（晶格）温度T，这时载流子称为热载流子。 热载流子效应 热载流子注入引起MOSFET器件性能退化的效应 栅感应漏极漏电（GIDL） 当增强型器件处于关态（VGS=0）时，在漏与栅交叠处的栅氧化层中存在很强的电场（3×106V/cm），对于N型MOSFET，此电场方向由漏指向栅，漏极半导体内部电势远高于界面处电势，即在漏极（交叠部分）靠近界面区的能带发生强烈的向上弯曲，乃至表面反型为p型。因为杂质浓度大，该反型层下的耗尽区极窄，使之导带电子可以直接隧道穿透到反型层的价带区，与衬底流过来的空穴复合。因此，电子由漏极流入，空穴由衬底流入，形成了漏结的漏电流，这就是GIDL。 GIDL效应和漏区上的栅SiO2层质量密切相关，因此它随工艺条件而改变。GIDL是关态电流Ioff的主要组成，必须被限制在额定Ioff值之内，这也是栅氧化层厚度下限的一个根源。实验证明，对于优质的栅SiO2层，厚度到1.5nm仍将是安全的。 迁移率的强电场效应和漂移速度饱和 迁移率的电场效应对于提高深亚微米和0.1μm ULSI MOSFET的电流驱动能力，以至对决定其工作速度有决定性意义，因此在器件结构设计中如何保持尽可能高的迁移率是一个关键课题。同时因为漂移速度会饱和，因此光靠高电场来提高电流驱动能力是有限的。 漂移速度过冲 速度过冲是非稳态统计过程的产物，要以非稳态玻尔兹曼方程求解，或用蒙特卡罗方法来处理。在能量平衡之前的弛豫时间内漂移速度超过饱和值，即速度过冲。漂移速度过冲现象在GaAs等高迁移率半导体中为实验所普遍证实。通常的MOSFET模