微机原理14讲解.ppt

第六章 总线 主 要 内 容 总线的基本概念 系统总线 外部总线 总 线 的 基 本 概 念 总线分类 局部总线、系统总线、外部总线 总线信号分类 数据总线、地址总线、控制总线 总线性能参数 总线时钟频率、总线宽度、总线传输速率 总线标准 机械结构规范、功能结构规范、电气规范 总线发展趋势 系 统 总 线 ISA总线 特点： 8位ISA扩展I/O插槽由62个引脚组成，用于8位的插卡；8/16位的扩展插槽除了具有一个8位62线的连接器外，还有一个附加的36线连接器，这种扩展I/O插槽既可支持8位的插卡，也可支持16位插卡。 系 统 总 线 ISA总线 性能指标： ·I/O地址空间0100H～03FFH ·24位地址线可直接寻址的内存容量为16MB ·8/16位数据线 ·62+36引脚 ·最大位宽16位 ·最高时钟频率8MHZ ·最大稳态传输率16MB/S ·中断功能 ·DMA通道功能 ·开放式总线结构，允许多个CPU共享系统资源 系 统 总 线 ISA总线 总线信号： 1、地址信号 A0～A19（I/O）：20位系统地址总线，用于寻址系统内的存储器和I/O接口设备。在存储器和I/O端口读写等总线周期中，该地址总线由CPU驱动，寻址能力是1MB。 LA17～LA23（I/O）：新增的地址线，其中的LA20～ LA23是高位地址线，寻址能力提高到16MB。LA21～ LA23将总线上的A17～A19从复用引脚分离出来，提高了传输速率。 2、数据信号 D0～ D7（I/O），SD8～SD15（I/O）：系统数据总线。原PC数据总线D0～D7为低８位，ISA总线又增加SD8～SD15高8位。 系 统 总 线 ISA总线 3、控制信号 （1） （I/O）、 （O）：存储器读命令。 （2） (I/O）、 （O）：存储器写命令。 （3） （I/O）、 （I/O）：I/O读命令和I/O写命令。 （4） （I）、 （I）：存储器16位片选信号和I/O16位片选信号。 （5） （I）：零等待状态。 （6）I/O CHRDY（I）：I/O通道就绪。 （7） （I）：此信号由具备主控能力的接口卡驱动，并与DRQ信号一起使用接口卡的DRQ得到确认（DACK有效）后才驱动，随后该板保持对总线的控制直到无效。 （8） （I）：I/O用通道检查信号。此信号表明接口插件板出现奇偶错误，并向CPU提出不可屏蔽中断请求。 （9）RESET（O）：复位信号。此信号使各部件置于初始状态。 系 统 总 线 ISA总线 （10） （I/O）：刷新信号。输出低电平时启动外部RAM刷新周期。当它作为输入信号时，将从外设驱动刷新周期。 （11）BALE（O）：地址锁存允许信号。其下降沿用来锁存地址。 （12）BCLK（O）：总线时钟信号。 （13）OSC（O）：振荡器信号。 （14）AEN（O）：地址允许信号。表明正处于DMA控制周期中，此信号可用来在DMA期间禁止I/O端口的地址译码。 （15）SBHE（I/O）：总线高字节允许。表示数据的高字节在总线SD8～SD15上传送。16位设备用SBHE信号控制数据总线缓冲器与SD8～SD15的连接。 系 统 总 线 ISA总线 4、中断信号 IRQ3～IRQ7、IRQ9～IRQ12、IRQ14～IRQ15（I）：中断请求信号。中断优先级顺序（从高到低）依次是IRQ9，IRQ10～IRQ12，IRQ14～IRQ15， IRQ3～ IRQ7。 5、DMA信号 （1）DRQ0～DRQ3、DRQ5～DRQ7（I）：DMA请求信号。由I/O设备提出，以便得到DMA服务。其中，DRQ0优先级最高，DRQ7，优先级最低。DRQ0～ DRQ3用于8位DMA传输，DRQ5～ DRQ7，用于16位DMA传输。 系 统 总 线 ISA总线 （2） ～ 、 ～ （O）：对应以上DMA请求的DMA应答信号。 （3）T/C（O）：DMA计数结束。 在任何一个DMA通道计数器达到程序已设定的计数值时发出此信号。 6、电源线和地线 ＋12V，－12V，＋5V，－5V，4个GND。 系 统 总 线 EISA总线 .开放式结构。EISA和ISA兼容，现有的ISA扩充板可以用于EISA总线上. ·32位地址域直接寻址范围为4GB ·32位数据线，最大时钟频率8.3MHz ·最大传输率33MB/S  EISA插槽由于要与ISA和EISA插卡兼容，因此在结构上和以往的插槽不同，采用了双层结构。 系 统 总 线 VESA总线 VESA（v