5月25日作业解答(55,56,版5,13计).doc

作业（5.5，5.6） 相对于微程序控制器，硬布线控制器的特点是 d 。 指令执行速度慢，指令功能的修改和扩展容易 指令执行速度慢，指令功能的修改和扩展难 指令执行速度快，指令功能的修改和扩展容易 指令执行速度快，指令功能的修改和扩展难 （A类选作）硬布线控制器是一种 a 控制器。 组合逻辑 b) 时序逻辑 c) 存储逻辑 d) 同步逻辑 下列说法中正确的是 c 。 微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快 若采用微程序控制方式，可以用微程序计数器MPC代替PC 控制存储器可以用掩模ROM、EPROM、或闪速存储器实现 指令周期也称为CPU周期 组合逻辑控制器中，微操作控制信号的形成主要与 b d 信号有关。 指令操作码和地址码 指令译码信号和时钟 操作码和条件码 状态信号和条件（描述不清。“状态条件信号”） 下列叙述中，错误的是 b,c 。 微指令的格式可分为水平型和垂直型两种，相比之下，其中垂直型微指令的微指令字较短，而微程序长 RISC机器中的大量指令是访存指令 指令流水线中的相关冲突可以用增设存储器来解决 与水平型微指令相比，垂直型微指令的并行操作能力较低 （B类选作）用PLA可编程逻辑器件设计的操作控制器称为PLA控制器。从技术实现的途径来说，PLA控制器是一种 b 。 用存储逻辑技术设计的控制器 用组合逻辑技术设计的控制器 用微程序技术设计的控制器 都不是 （B类选作）某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微程序，各指令对应的微程序平均由4条微指令组成，采用断定法（下址字段法）确定下条微指令的地址，则微指令中下址字段的位数至少是 c 。 5 b) 6 c) 8 d) 9 指令系统所有微指令条数=32×4+2=130，故下址字段至少为8位。 P184 9 补充：对应的微地址寄存器连接也要一起画出。 P184 11 其中（2）为选作 由CM容量：下址字段9位；由转移条件：判别测试字段4位；操作控制字段35位。 P158：图5.23 设计硬布线控制器：假设CPU的指令系统有五条指令，即MOV，LAD，ADD， STO， JMP，其指令周期流程及有关的时序信号如图5.1所示 ，各指令在指令周期中所需的微操作控制信号及时序如表5-1所示（亦可参见PPT）。要求：写出MOV指令在执行周期的所需的所有微操作控制信号的逻辑表达式。（注意：教材P168的部分逻辑表达式有误，勿照搬） 图5.1 表5-1 指令操作时间表 解：执行周期微操作控制信号的逻辑表达式： R1→ALU =M2·T1 (MOV+ADD) ALU→DBUS=M2·T2(MOV+ADD) LDDR= M2·T3 (MOV+ADD)+M3 ·T3·LAD LDR0=M2·T4·MOV （B类选作）已知微程序流程图如图8-1所示。其中每一个框代表一条微指令，a，b，c，d，e，f，g，h，i，j代表10个微命令。方框中已给出本条微指令所含的有效微命令，空的两个格为判别测试字段和下址字段。微指令I1为“取指微指令”，IR7IR6为机器指令操作码。 已分析出微命令之间的相容、相斥关系如表8-2所示，假定微指令的操作控制字段仅限为8位，请安排操作控制字段的格式。 判别测试字段（P字段）应有几位？给每条微指令编写该字段。 给每条微指令安排微地址，并编写下址字段。 给出相应的地址转移逻辑公式，并画出逻辑图。 图8-1 表8-2 解： P字段三位：P2P1P0 修改方式如下： P2P1P0 =000 微地址即为下址，不修改。 P2P1P0=100 依Z修改 P2P1P0=010 依IR7、IR6修改 P2P1P0 =001 依IR5修改 微地址、下址字段安排： 8条微指令，微地址至少3位。 微地址、下址编排原则： 尽可能使地址转移逻辑公式简单； 要考虑到D触发器的“直接置1”端的有效电平，且“置1”端只能将原来的“0”置为“1”，而不能将“1”改为“0”。故要考虑后续各微地址来安排下址：要修改的位设为“0” 微指令 Z P2 P1 P0 IR7 IR6 IR5 微地址（μAR2~μAR0） 下址 I1 I2 I3 I4 I5 I6 I7 I8 1 1 Z 1 1 0 1 1 0 1 1 0 0 0 1 0 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1