晶振电路的理论与应用计算.docx

晶振电路的理论与应用计算 图1：典型的Pierce皮尔斯石英晶体振荡电路 图2：振荡电路 图3：石英晶体等效电路 图4：泛音石英晶体振荡电路 图5：DIP封装的晶振（石英晶体谐振器） 图6：SMD封装的晶振（石英晶体谐振器） 图7：SMD封装的晶振 图8：SMD封装的钟振（多了下方的振荡电路、IC） 常用的“贴片晶振-40MHz-15pF-15ppm-3225-亚陶”，可以从规格书上看到如下参数： 1、说明： 大部分的中低频、要求不是特别高的振荡电路都采用了图1的形式，也许增加了多级反相器（可视为AB类放大器）作为Buffer，也就是说，我们用的大部分的芯片内部就集成了图2振荡电路的”A”部分，如BCM5357、RT5350、IP175D、RT8169等； 实际上，我们使用的大部分LVTTL/LVCOMS输出的钟振内部就是这种电路； 在已停产的W54R产品上，CPU没有集成振荡电路，为Costdown，我们就直接使用这种电路替代钟振； 在BCM6332 方案的ADSL产品上，选用了64Mhz 3次泛音石英晶体振荡电路，与图4有些类似； RF为反馈电阻，RS为串联的隔离电阻，C1、C2为外部的负载电容； 如图2所示，振荡电路可视为由两大部分组成：放大器A，有电压增益a、相移α；反馈网络F，有传递函数f、相移β； 振荡电路工作条件： | 增益： |f|*| 即闭环增益≥1，相移n*360° 其压电效应起到电子-机械的耦合作用，对振荡电路起到很好的稳频作用； 如图3所示，晶振的等效电路中： C0称为”分路/静态”电容（Shunt Capacitance），由晶体片上的电极、封装产生的寄生电容，通常约5pF； L称为动态电感，是由晶体机械振动产生的”动态臂”；通常为mH级，如100mH； C称为动态电容，是由晶体机械振动产生的”动态臂”；通常为fF级，如0.01pF； R称为动态/ ESR电阻 ，是由晶体机械振动产生的”动态臂”；通常为?级，如10?；R为消耗性的，且 R越小越易起振，但制造因难； 2、Frequency Tolerance频率误差： 频率误差：?f=fm-fsfs*1000000 (ppm) 也称为调整频差，10ppm表示百万分之十的误差；在室温条件下晶振实测工作频率fm与标称频率fs的相对误差； 稳定性： ?ft=ft-fsfs*1000000 (ppm) 也称为温率频差，指在一定温度范围内晶振的工作频率与其在室温25℃下标称频率的相对误差； 串联谐振与并联谐振： 图9：晶振的电抗频谱线 因为R较小可以忽略，所以： 晶振阻抗：Z=jω*ω 当晶振工作在串联谐振模式时，表现为纯阻性，Z -0，XL=XC： 串联谐振频率：fs=12π*L*C （ 当晶振工作在并联谐振模式时，表现为感性，Z -∞，晶振制造商会为其指定负载电容CL： 并联谐振频率：fa=12π*L*CL*C0CL+C0 因为CLC0?C，所以：fa≈fs； 常见的的振荡电路中，大多工作在并联谐振模式下，在图9电抗线中fs到fa的斜线区域内，通过调整晶振的负载， 都可以很好地工作，输出频率在fs到fa两者之间； 4、品质因素：Q=12*π*fs*R*C （ Q值越高，晶振频率的稳定度就越高 5、负载电容CL： 制造商设计时预设的与晶振最佳匹配的负载电容值，通常在15~30pF： 负载电容： CL=C1*C2C1+C2+Cs+Cic PCB漂移电容： Cs=a*b*εd a:PCB走线宽度，b:PCB走线长度，ε:单位PCB面积的电容值，d:走线与GND的间距； 最可计算出PCB走线、PAD所产生的分布电容难以忽视，因而PCB LAYOUT时需密切关注； IC内部