基于Quartus六十进制计数器的设计资料.doc

EDA技术实践课程设计 2014年 7月 25日 EDA技术实践课程设计任务书 课程 EDA技术实践课程设计 题目 六十进制计数器 专业 姓名 学号 主要内容： 利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进制计数器。首先需要两片74160接成一百进制的计数器，然后将电路的59状态译码产生LD′=0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到达时，将0000同时置入两片74160中，从而得到六十进制计数器。主要要求如下： （1）每隔1个周期脉冲，计数器增1； （2）当计数器递增到59时，进位端波形发生跳变，说明计数器产生进位信号，之后计数器会自动返回到00并重新计数； （3）本设计主要设备是两片74160同步十进制计数器，时钟信号通过建立波形文件得以提供。 主要参考资料： [1] 朱正伟.EDA技术及应用[M].第2版.北京：清华大学出版社，2013. [2] 李国洪.EDA技术与实验[M].北京：机械工业出版社，2009. [3] 陈忠平，高金定，高见芳.基于QuartusII的FPGA/CPLD设计与实践[M].北京：电子工业出版社，2010. [4] 杨颂华.数字电子技术基础[M].第2版.西安：西安电子科技大学出版社，2009. [5] 阎石.数字电子技术基础[M].第5版.北京：高等教育出版社，2006. [6] 康华光.电子技术基础：数字部分[M].北京：高等教育出版社，2000. 完成期限 2014.7.21——2014.7.25 指导教师 专业负责人 2014年 7 月18日 目　录 1 设计 1 2 方案选择与电路原理图的设计 1 2.1 单元电路一：十进制计数器电路（个位） 2 2.2 单元电路二：十进制计数器（十位） 3 2.3 单元电路三：置数与进位电路 3 3 元件选取与电路图的绘制 4 3.1 元件选取 4 3.2 电路图的绘制 4 4 编译设计文件 5 5 仿真设计文件 6 6 总结 10 参考文献 11 1 设计 六十进制计数器的功能要求： （1）每隔1个周期脉冲，计数器增1； （2）当计数器递增到59时，进位端波形发生跳变，说明计数器产生进位信号，之后计数器会自动返回到00并重新计数； （3）本设计主要设备是两片74160同步十进制计数器，时钟信号通过建立波形文件得以提供。 图1.1 同步十进制计数器 打开QuartusII软件，建立一个项目文件，以画原理图为设计方法，再新建一个block文件：点击New，在Device Design Files标签下选择第二项，点击OK。 2 方案选择与电路原理图的设计 使用具有一定频率的时钟信号作为计数器的时钟脉冲作为同步控制信号，整体电路通过两片74160与其他门电路辅助等单元电路构成以实现置数进位功能。图2.1为六十进制计数器的总体电路原理框图。 图2.1 电路原理框图 2.1 单元电路一：十进制计数器电路（个位） 本电路采用74160作为十进制计数器，它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。每输入10个计数脉冲，计数器便工作一个循环，并且在进位端RCO产生一个进位输出信号。其功能表如表2-1所示，连接方式如图2.2所示。此片工作时进位端RCO在没有进位时RCO=0，因此第二片ENP·ENT＝0，第二片不工作。 表2-1 同步十进制计数器功能表 CLK RD′ LD′ ENP ENT 工作状态 × 0 × × × 置零 ↑ 1 0 × × 预置数 × 1 1 0 1 保持 × 1 1 × 0 保持 ↑ 1 1 1 1 计数 在新建好的block文件的图形编辑窗口中双击鼠标，或点击图中“符号工具”按钮，或者选择菜单Edit下的Insert Symbol命令，即可对元件进行选择。选择元件库中的others—maxplus2—74160。点击工具栏中Orthogonal Node Tool按钮便可以对端子间进行连线，其中值得注意的是，点击工具栏中Orthogonal