EDA原理及VHDL实现-第7章.pptx

  1. 1、本文档共41页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA原理及VHDL实现-第7章

基于原理图的设计输入;基于原理图的设计输入-本章概要 ; 基于原理图的设计输入-工程建立; 基于原理图的设计输入-工程建立; 基于原理图的设计输入-工程建立; 基于原理图的设计输入-工程建立; 基于原理图的设计输入-工程建立; 基于原理图的设计输入-工程建立; 基于原理图的设计输入-工程建立;基于原理图的设计输入-工程建立;基于原理图的设计输入-工程建立; 基于原理图的设计输入-设计描述 ; 基于原理图的设计输入-设计描述;基于原理图的设计输入-设计描述;基于原理图的设计输入-原理图编辑器操作 ;基于原理图的设计输入-原理图编辑器操作; 基于原理图的设计输入-添加I/O符号 ; 基于原理图的设计输入-添加I/O符号;基于原理图的设计输入-添加原理图元件 ;基于原理图的设计输入-添加原理图元件;; 基于原理图的设计输入-添加连线 ; 基于原理图的设计输入-添加连线; 基于原理图的设??输入-添加连线; 基于原理图的设计输入-添加总线符号; 基于原理图的设计输入-添加总线符号; 基于原理图的设计输入-添加总线符号; 基于原理图的设计输入-添加总线符号;创建模块及相关模块原理图 --创建time_cnt模块原理图 ;创建模块及相关模块原理图 --创建核生成器模块及原理图 ;创建模块及相关模块原理图 --创建基于HDL模块及原理图 ;顶层模块原理图的设计-放置模块到原理图 ;顶层模块原理图的设计-放置模块到原理图;顶层模块原理图的设计-修改例化名字 ;顶层模块原理图的设计-修改例化名字;顶层模块原理图的设计-层次展开/退出 ;顶层模块原理图的设计-层次展开/退出;顶层模块原理图的设计- 分配引脚位置 ;顶层模块原理图的设计- 分配引脚位置;顶层模块原理图的设计- 分配引脚位置;习题

您可能关注的文档

文档评论(0)

haihang2017 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档