第二章、DSP技术及应用TMS320C5XXX系列DSP结构.ppt

第二章 2.1结构概述 采用的是TI公司的TMS320VC5402芯片 TMS 320 VC 54 02 TMS320VC5402基本结构 主要特点 1、CPU（中央处理单元） 总线（1条程序、3条数据和4条地址总线) 40bit的逻辑运算单元 并行乘法单元和专用加法器 比较、选择和存储单元 两个地址发生器和8个辅助寄存器 指数译码器 2、存储器具有192K的可寻址空间 3、高度专业化的指令集 4、丰富的片内外设 5、有较高的机器周期 6、有多种省电模式 7、具有高速的仿真接口 2.3 中央处理器单元 一个40位的算术逻辑单元（ALU） 两个40位的累加器（ACCA和ACCB） 一个桶形移位器 17*17位乘法器 40位加法器 比较、选择和存储单元 指数编码 各种CPU寄存器 累加器 假设累加器A＝F执行STH和STL,数据存储如下： STH A,8,T STH A,-8,T STL A,8,T STL A,-8,T CPU状态和控制寄存器 控制寄存器PMST 状态寄存器ST0 状态寄存器ST1 2.4 中央存储器 存储器分3种存储空间： 64K的程序存储空间 64K的数据存储空间 64K的I/O存储空间 存储器分RAM和ROM RAM又分SARAM和DARAM 每种芯片有不同的内部存储空间5402有4K的程序ROM和4K的数据ROM和16K的DARAM 存储器地址空间分配 所有片内和片外程序存储器以及片内和片外的数据存储器分别统一编址，通过控制寄存器的3个位控信息MP/MC,ONLY,DROM来实现 MP/MC决定4000H—FFFFH程序空间的片内、外部存储器 ONLY决定0000H—3FFFH程序空间的分配 DROM控制F000H—FFFFH数据存储空间的分配 程序存储空间 5402有20根外部程序地址线，其程序空间可扩展至1M。 增加了一个额外的程序计数扩展寄存器XPC以及6条扩展承袭空间寻址指令。 程序空间分16页，每页64K。 它的片内ROM,DARAM都可以映像到片内程序空间中，当程序地址生成器产生的地址为外部时，会自动对片外存储器寻址。 片上4K ROM将映像到F000H－FFFFH ROM中的数据有TI公司定义。 数据存储器 可寻址64K的数据空间 片内RAM为16K 特殊功能寄存器 2.5片内外设 通用I/O引脚 软件可编程状态发生器 可编程块切换逻辑 主机接口 硬件定时器 时钟发生器 串口 外部总线接口 C5402封装图 主要引脚功能 1、电源及时钟引脚 CVDD 电压为＋1.8V DVDD 电压为+3.3V VSS 接地 时钟引脚以及外部PLL引脚构成时钟发生电路。 X1：接外部晶体振荡器的一个引脚 X2/CLKIN：接外部晶体振荡器的另一个引脚或外部时钟输入。 PLL:有三个时钟频率配置引脚CLKMD1~3 2、 控制引脚 这类引脚提供控制信号，有些引脚是功能复用引脚。 RS:复位引脚 MSTRB:外部数据存储器选通引脚 MP/MC:DSP工作方式选择信号 READY:数据准备好引脚 HOLD:请求控制存储器接口信号 地址、数据引脚 20个地址引脚可寻址1M的外部程序空间、64K的外部数据空间、64K的数据I/O空间。（A0~A19） 16个数据引脚可并行传送16位数据。（D0~D15） 外部中断引脚 一个不可屏蔽中断，四个可屏蔽中断引脚 NMI：不可屏蔽中断 INT0~INT3：可屏蔽外部中断 通用I/O引脚 XF：输出。 BIO：输入，控制分支转移的输入。 通信端口引脚 主机接口引脚HD0~HD7、HCNTL0、HCNTL1等。 两个串口引脚BFSR、BDR、BDX等。 仿真接口TDI、TDO、TCK等 2.6 复位电路 复位输入引脚RS为5402提供了硬件初始化的方法。 复位后程序存储器从FF80H单元开始运行 只要RS保持2个外部时钟周期的低电平，芯片便进行初始化复位。 复位后ST0=1800H,ST1=2900H,PMST=FF80H 复位电路 * * 数字信号处理 外设配置 C:CMOS工艺 E:带EPROM F:带Flash LC:低功耗 VC:低功耗 产品代名 1X 第一代 2X 第二代 3X 第三代 4X 第四代 5X 第五代 6X 第六代 DSP硬件结构图 T=3456 T=F