cmos 工艺中gg2nmos 结构esd 保护电路设计3 - journal of .pdf

第 26 卷 　第 8 期 半 　导 　体 　学 　报 Vol . 26 　No . 8 2005 年 8 月 C H IN ESE J OU RNAL O F SEM ICONDU C TOR S Aug . ,2005 CMOS 工艺中 GGNMOS 结构 ESD 保护电路设计 杜 　鸣 　郝 　跃 　朱志炜 ( 西安电子科技大学微电子学院 , 宽禁带半导体材料与器件教育部重点实验室 , 西安 　7 1007 1) 摘要 : 采用 GGN MO S 结构的 ESD 保护电路的工作原理和对其进行的 ESD 实验 ,提出了一种保护电路的栅耦合 技术方案 ,并达到了预期效果. 通过实验可以看出其性能达到了人体放电模式的 2 级标准. 在模拟的基础上可确定 损伤的机理和位置 ,从而给出了由 ESD 导致的栅氧化层损伤的微观机制. 关键词 : ESD ; GGN MO S ; 人体放电模式 ; 栅耦合 PACC : 7360 F ; 6 120J ; 8240Q 中图分类号 : TN 386 　　　文献标识码 : A 　　　文章编号 : 02534 177 (2005) 0816 1904 1 　引言 2 　ESD 保护电路及其工作原理 ESD ( elect ro st atic di schar ge) 是当今 MO S 集 一个好的片内保护电路应该能够可以抵抗多次 成电路中最重要的可靠性问题之一[ 1 ] . ESD 现象主 ESD 应力 ;还应该具有足够快的开启速度以及低的 要能对电子器件造成以下的损坏 :在半导体器件中 开启电阻 , 以保证在 ESD 事件发生时 , 能够快速的 ( [7 ,8 ] 由于介质击穿而导致氧化物薄膜破裂 ; 由于 EO S e 将电压钳位 ,使得相应的被保护电路不受损伤 . lect rical over st re ss) 引起过热导致金属导线熔化 ; 由 此外 ,保护电路还应该具有独立性 ,在被保护电路工 于寄生的 PN PN 结构而导致 CMO S 器件闭锁 ; 使 作时 ,保护电路应该是高阻状态 ,不影响被保护内部 元器件结构中产生潜藏的缺陷 ,它们并不立即失效 电路的正常工作. 本文的 ESD 保护 电路 , 是采用 μ ( ) 但会引起断续的故障以及长期可靠性问题 ,这种损 08 m 标准 CMO S 工艺 加 ESD 注入工艺 得到 伤非常微弱 ,不易发现 , 即潜在损伤[2 ] . 集成电路工 的 ,其等效电路结构以及保护电路截面图如图 1 所 μ 业由 ESD 导致的损失是一个非常严重的问题. 为 示. 图中 T2 为 N MO S , W/ L = 648/ 18 m , T 1 为 此 , 国际上对 ESD 作了很多的研究 ,并提出了相关 μ PMO S , W/ L = 1178/ 18 m ,R 是扩散电阻. 的机理和模型[3～5 ] .