MSP430时脉产生.PDF

            第六章 MSP430 時脈產生 ………………………………………………………………………………………… 6.1 一體化時脈系統(USC)介紹  6.2 USC 架構  6.3 USC 的內部暫存器  6.4 鎖頻迴路時脈模組實驗  6.4.1 實驗目的  6.4.2 實驗設備  6.4.3 實驗描述  6.4.4 接線步驟  6.4.5 程式流程圖  6.4.6 程式碼  6.4.7 實驗結果        6.1 一體化時脈系統(USC)介紹    一體化時脈系統（UCS ）模組為低系統成本和超低功耗的時脈系統。有三個 內部時脈信號，使用者可以選擇最佳的平衡性能和低功耗。 一體化時脈系統（UCS ）模組是可設定的，不受任何外部元件影響，完全由 軟件控制。 一體化時脈系統包括多達 5 個時鐘來源：  XT1CLK ：Low-frequency/high-frequency 振盪器，可以使用低頻率 32768Hz 晶體。  VLOCLK ：內部極低功耗振盪器，低頻振盪頻率為 12kHz 。  REFOCLK ：內部參考振盪器，低頻振盪器的典型頻率 32768Hz ，作為 FLL 的參考時脈。  DCOCLK ：內部數位振盪器（DCO ），可以穩定的FLL 。  XT2CLK ：可選高頻振盪器，可使用標準的外部震盪晶體在4 MHz 至 40 MHz 範圍內。 一體化時脈系統有三個時脈輸出：  ACLK ：輔助時鐘。為外部模組的參考時脈。  MCLK ：主時鐘。MCLK 是CPU 和系統的時脈。  SMCLK ：次系統的主時鐘。為外部模組的參考時脈。 系統的最高頻率與供電電壓有不密不可分的關西，F5438 的供電電壓為 2.2~3.6V ，所以如下圖所示，最高頻率建議在18MZ ，而F5438A 的供電電壓為 1.8~3.6V 則有不同的選擇。  圖6.1 頻率與電壓的關係 6.2 USC 架構  如前言，USC 有5 種時脈來源，3 種時脈輸出，如下圖所示，藍色框為時脈 來源，紅色則為輸出區塊。 圖6.2 USC架構 6.3 內部暫存器  UCS 有9 個控制暫存器UCSCTL0~ UCSCTL8 ，利用下列功能設定來介紹幾 個常用的暫存器。 如介紹所述，下圖為低頻時脈區塊，主要有XT1CLK(通常使用32KHZ) 、 VLOCKL(12KHZ) 、REFOCLK(32KHZ) ，其中只有XT1CLK 需要設置才可以使 用。 圖6.3 USC低頻區塊 外部XT1CLK 的設定流程如下(流程中的暫存器都可以在區塊圖中找到) ： (1).設定復用腳位 (P7SEL |= 0x03;) 。 (2).設定UCSCTL6 ，XT1OFF 設定為0 ，設定XCAP_3 調整內部電容 大小(UCSCTL6 = ~(XT1OFF); UCSCTL6 |= XCAP_3;) ，其他維持原始設 定即可。 如介紹所述，下圖為高頻時脈區塊，外部XT2CLK 需要設置才可以使用。 圖6.4 USC高頻區塊 外部XT2CLK 的設定流程如下(流程中的暫存器都可以在區塊圖中找到) ： (1).設定復用腳位 (P5SEL |= 0x0C;) 。 (2).設定UCSCTL6 ，XT2OFF 設定為0 ，設定XT2DRIVE 調整驅動強度， 不同頻率需要調到不同的強度(UCSCTL6 = ~XT2OFF; UCSCTL6 = ~XT2DRIVE0;) ，