基于FPGA的高速数据采集.ppt

基于FPGA的高速数据采集系统设计 负责人：张浩 合作者：陈尔鲁 陈江斌 指导教师：周文委 浙江工业大学信息学院 项目目标及设计内容 2 系统测试与结果 4 项目方案的实现过程 3 项目背景及研究意义 1 5 项目的改进及展望 项目背景及研究意义 国内数据采集器的现况上世纪08年代末到09年初，我国一些仪器厂已研制出了多种数据采集器，其中单通道的有SP201，SC247型，双通道的有EG3300，YE5938型，超小型的有911,902和921型.具有采集静态信号的有SMC一9012型，所配套的软件包基本上包括了设备维修管理和基本频谱分析两大部分，能够适应机器设备的一般状况监测和故障诊断，基本上己经达到了国外数据采集器的初期水平。但是，国内数据采集器与目前国外数据采集器相比较，在技术上仍然存在着一定的差距。 目前，随着微电子技术的发展，电子自动化设计工具的普及，大规模可编程逻辑器件也越来越得到广泛的实际应用。可编程逻辑器件不仅使系统趋于小型化、集成化和高可靠性，而且具有用户可编程特性，这些优点将缩短系统设计周期，减小设计成本，降低设计风险。不仅如此，部分器件除具有用户可编程能力外，还具有简单的在线可编程能力。 FPGA编程显得更加灵活，比如，一片FPGA芯片就可替代几片甚至几十片标准器件，其用户可用I／0引脚数目多达数百条。一片FPGA就可以实现逻辑功能十分复杂的逻辑部件甚至一个小型数字系统。如果将FPGA引入到数据采集系统中，无疑会使系统的体积更加小巧，其性能更加优越。因此，具有一定的现实意义。 项目目标及设计内容 可编程逻辑器件FPGA和USB2.0芯片CY7C68013为核心的高速采集系统，设计了在FPGA的控制下，USB接口模块、AD转换模块等协同工作下对输入信号的数据采集系统。该系统可以实现对信号的高速采集，并通过 USB总线与上位机通信，实现在Labview控制界面下进行显示以及数据的存储，这种基于FPGA的同步采集、实时读取采集数据的设计充分发挥了FPGA和USB的优点，提高系统采集和传输速度。 指标：1.数据采集器分辨率为8位 2.转换速率最高可以达到6MHz 3.设备和计算机间的数据传输速度可达l0Mb/s 4.电压输入范围为-3～3V.测量误差在0.2%以内 系统测试与结果 输入信号峰峰值给定是3.0V 示波器上VPP显示为3.04V 示波器显示频率（HZ） 100 200 500 1K 2K LABVIEW显示频率(HZ) 100.1 199.8 499.6 1000.2 1996.7 LABVIEW显示VPP（V） 3.01 3.01 3.09 3.02 3.04 示波器显示频率（HZ） 5K 10K 50K 100K 200K LABVIEW显示频率(HZ) 5008.3 9992.4 50000 100168 200360 LABVIEW显示VPP（V） 3.05 3.12 3.12 3.16 2.77 示波器显示频率（HZ） 100 200 500 1K 2K LABVIEW显示频率(HZ) 100.0 200.5 499.3 998.3 2002.0 LABVIEW显示VPP（V） 3.98 3.98 3,99 3.99 4.02 示波器显示频率（HZ） 5K 10K 50K 100K 200K LABVIEW显示频率(HZ) 5004.2 10000.4 50131.4 100227 200234 LABVIEW显示VPP（V） 3.98 3.98 3.89 3.83 3.59 输入信号峰峰值给定是4.0V 示波器上显示为4.04V 项目的改进及展望 ·在FPGA中是否采集数据是根据FIFO的FULL线来控制，理论上USB传输数据远大于采集的速度，这样几乎可以不停止采集,但实际发现FPGA给AD的时钟存在40~50ms的停止。 ·当采集数据时，发现AD的输入信号有噪声出现 ·目前AD是8位，采样率最大是12M 不足之处： 展望： 将在下一步把CPLD换成FPGA和相应的外围电路，并将AD芯片换成位数为12位的芯片，对Labview波形显示界面美化，拓展其相应的功能，比如可增加万用表，频率分析仪最后就整个板子进行模块化理，进行包装，并投入相关的市场。