ch3 组合逻辑 北邮 课件 数字电路.ppt

3. 1 组合逻辑电路的分析与设计 休 息 下 课 ——七段字形显示译码器 2.6.2 译码器 基础知识 七（八）段数码管： 七段显示译码器： 共阴极 共阳极 ：高电平驱动 ：低电平驱动 输入BCD码，输出驱动相应的七段字形LED。 LED或其他显示器件 p BCD码 译码输入，二进制编码0-7依次对应8个输出。 3—8译码器(74LS138) 八个输出端，低电平有效。 译码状态下，相应输出端为０； 禁止译码状态下，输出均为１。 ～ S1、 使能输入, 与逻辑。 EN = 1（ EN=0 ，禁止译码，输出均为１。 ) ，译码。 A0 ～A2 使能端的两个作用： （1）消除译码器输出尖峰干扰 EN端正电平的出现在A0-A2稳定之后； EN端正电平的撤除在A0-A2再次改变之前。 （2）逻辑功能扩展 例：用3—8译码器构成4—16译码器。 避免A0-A2在变化过程中引起输出端产生瞬时负脉冲。 例：用3—8译码器构成4—16译码器。 X0-X3：译码输入 E：译码控制 E=0，译码 E=1，禁止译码 X3-X0：0000-0111， 第一片工作 X3-X0：1000-1111 第二片工作 000-111 译码输入 0 0 1 0 0 0 000-111 译码输入 1 0 1 0 0 1 例：试用 CT74LS138和与非门构成一位全加器。 解:全加器的最小项表达式应为 译码器的应用： Si = Ci+1 = 七段译码器CT7447 D、C、B、A：BCD码输入信号。 a～g：译码输出，低电平有效。 （１）熄灭信号输入。低电平时，输出a～g均为高电平（全灭）； （２）灭零输出信号。 =0时， =0。 ：试灯信号输入。当 = 1（无效）时， =0且 不论D～A状态如何，a～g七段全亮。 熄灭信号输入/灭零输出信号 ：灭零输入信号（不显示０，其它数码正常显示）。 =0（ =１）时，不显示数码0。 3.3 算术运算电路 New！ 3.3.1 加减运算 3.3.2 超前进位 超前进位加法器： 进位直接由加数和最低位进位C0形成。 C0 2.8 数据选择器和数字比较器 New！ 2.8.1 数据选择器 2.8.2 数字比较器 2.8.1 数据选择器 基础知识 （多路选择器；多路开关；MUX） 在多个通道中选择一路，即从多个信息中 选出一个信息。 数据选择与数据分配： 数据选择： 数据分配： 将输入信号分配到各通道。 多输入 一输出 选择 分配 一输入 多输出 ？思考 ？ ！讨论 ！ 二者联合起来可实现什么功能？ 工程应用 工程应用 发送端，并—串 接收端，串—并 工程应用 数据选择器 分类：二选一、四选一、八选一、十六选一。 双四选一数据选择器CT74LS153 使能端 输出端 数据 输入 公用控 制输入 应用基础 双四选一数据选择器CT74LS153 简化符号 应用基础 八中选一数据选择器CT74LS151 八选一需三位地址码 应用基础 数据选择器的应用： 例：用最少数量的四选一选择器扩展成八选一选择器。 解：（1）用一片双四选一数据选择器，实现八个输入端。 （2）用使能端形成高位地址，实现三位地址，控制八个输入。 基本应用 例：用四选一数据选择器构成十六选一的选择器。 第一级分为四组 第二级控制选择第一组中的一组。 基本应用 数据分配器： 当F = 1时它即为普通的译码器。 一输入 多输出 逻辑符号 基础知识 数据分配器的应用： 例：用数据选择器和分配器实现信息的“并行—串行—并行”传送。 由译码器连成的数据分配器 0 0 0 0 1 1 0 译码 禁止译码 0 1 基本应用 * 3.1 组合逻辑电路的分析与设计 3.2 编码器和译码器 3.3 算术运算电路 3.5 竞争与冒险 CH3 逻辑门与组合逻辑电路 3.4 数据选择器和数字比较器 3.6 逻辑门与组合电路综合应用 The rest of the last 3.1.1 组合逻辑电路的分析 3.1.2 组合逻辑电路的设计 New！ 基本逻辑运算 逻辑门 与 或 非 与门 或门 非门 与非门 或非门 与或非门 异或门 同或门 复习 遇到复杂的逻辑问题怎么办? 问题 逻辑运算与逻辑门： 解决:设计组合逻辑电路 组合逻辑电路 输入： 逻辑关系：Fi = fi (X1, X2, …,Xn) i = (1, 2, …, m) 电路由逻辑门构成； 不含记忆元件； 不存在反馈； 输出完全由输入决定。 输出： X1、X2、…、Xn F1、F2、…、Fm 基础知识 返回 有何弦外之音？——讨论！ 3.1