第5章+时序逻辑电路.ppt

* 减法计数器 * 3.任意进制计数器 可用触发器设计；也可用中规模计数器构成——后面将单独介绍。 可逆计数器 74LS190是加减控制式. * （二）异步计数器 1.二进制计数器 加法计数器 Q2Q1Q0 000 001 010 011 100 101 110 111 与同步计数器比，具有如下特点： * 电路简单； * 速度慢； 常见MSI有：74LS293、74LS393、74HC393——4位； CC4024（7位）、CC4040(12位)、CC4060(14位). 特点：当Qi-1有下降沿时，Qi翻转。 构成：用T/触发器； CPi=Qi-1 CP0=cp * 减法计数器 特点：前级 端接后级CP端。 利用上升沿翻转的触发器也可构成加法和减法计数器。请同学自行分析。 * 2.十进制计数器 以十进制计数器为例介绍异步时序电路的分析方法。 特点：步骤与同步电路相同，区别在于要随时注意各触发器的时钟信号。 第一步：驱动方程，输出方程 时钟方程 第二步：状态方程 CP0=CP CP1=Q0 CP2=Q1 CP3=Q0 C=Q3Q0 CP * CP 第三步：状态表 第四步：状态图 * 74LS290 简介 置9 端：S9 1·S9 2 = 1时，状态置为1001 (9). 置0 端：S0 1·S0 2 = 1时，状态置为0000 (0). 时钟由CP1输入时，为五进制计数器。 时钟由CP0输入时，将Q0与CP1相连，为十进制计数器。 异步置9端 异步置0端 二—五—十进制计数器 等效为这样 * （三） 任意计数器的构成方法 用状态图解释上述三种方法： ——如何用MSI计数器构成任意进制计数器。 设已知MSI计数器的模为N,要构成的任意进制计数器的模为M。 方法：1.用门（一般为与非门）译出对应状态S1; 2.再清零或置数——具体操作分三种情况： (1) 用 端清零——异步置零法； (3) 用 端置数——同步置数法； (2) 用 端清零——同步置零法； 异步置零法 同步置零法 同步置数法 有的器件 端是异步工作的 * ※ MN 的情况1.异步置零法——利用 端 例：利用74160构成六进制计数器。(M=6,N=10) 若不接Q0和Q3，则状态图中无效状态转换情况有变化。 缺点：置零不可靠 方法：用与非 门译出状态M。 此线被切断 * 改进电路 CP G1 Q 状态 6 0 5 1 可作进位输出 特点： 用基本RSFF锁存G1门的低电平信号。下面 用波形图来说明（忽略74160的延迟时间） 低电平时间等于CP高电平时间 * 3.同步置数法——利用 端 方法：译出状态M-1 。 注意： 若包含状态1001，则C端有进位输出； 若欲译状态1001，则在C端接非门即可。 2.同步置零法——利用 端 译4 置9 1 * ※ 若MN如何处理 两级间连接方法 方法：用多片N进制计数器连成模大于M的计数器，再用上述三种方法连成M进制计数器。也可由M=M1*M2，先构成M1、M2进制计数器，再进行级联。 1.并行进位法——同步工作方式 注意此处连接方式 * 2.串行进位法——异步工作方式 注意非门的使用 * 用RD端整体置零 译码的状态仍为M G1、G2门均可作为进位输出 用LD端整体置数 例如：29进制计数器。 仍为29进制计数器（置0法） * 用M=M1*M2级联的方法 M1=10 ，M2= 6 , M=60 。注意两种进位方式。 1 * （四）移位寄存器型计数器 1.环形计数器 以移位寄存器为基础，通过修改反馈逻辑，构成计数器。 0001 1000 0100 0010 0011 1001 1100 0110 0111 1011 1101 1110 0101 1010 0000 1111 主循环 主循环 1. 模等于触发器 个数，即 N = n 。 2. 不需译码。 3. 不能自起动。 特点： * * 本章的重点： 1．时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法； 2．同步时序逻辑电路的分析方法和设计方法； 3．常用的中规模集成时序逻辑电路器件的应用。 本章的难点： 本章难点是同步时序逻辑电路的分析方法和设计方法。同步时序逻辑电路的分析方法和设计方法既是本章的一个难点，又是一个重点。这些方法不仅适用于用中小规模器件设计时序逻辑电路，而且也是第八章中使用可编程逻辑器件设计时序逻辑电路所必须具备的基础知识。 第五章 时