实验六串行IO接口实验.ppt

串行IO接口实验 实验目的 理解RS232串行通信协议以及接口设计 理解SPI串行通信协议 掌握RS232串行接口设计 掌握SPI串行接口设计 掌握串行AD/DA接口设计 实验任务 RS232双板通信实现开关值的相互传送，打印对方开关值到console SPI接口DA转换输出锯齿波 SPI接口AD转换三个电平数据，打印结果到console 全部采用中断方式 基本原理 UART lite IP核 寄存器名称 偏移地址 初始值 功能 RX FIFO 0x0 0x0 接收数据FIFO TX FIFO 0x4 0x0 发送数据FIFO STAT_REG 0x8 0x4 状态寄存器 CTRL_REG 0xc 0x0 控制寄存器 UART状态、控制寄存器 bit位置 名称 含义 bit0 Rx FIFO Valid Data 1：接收FIFO接收到有效数据 bit1 Rx FIFO Full 1：接收FIFO满 bit2 Tx FIFO Empty 1：发送FIFO空 bit3 Tx FIFO Full 1：发送FIFO满 bit4 Intr Enabled 1：使能中断 bit5 Overrun Error 1：FIFO溢出 bit6 Frame Error 1：数据帧错误 bit7 Parity Error 1：奇偶校验错 8~31 无 保留 bit位置 名称 含义 bit0 RstTx FIFO 1：复位发送缓冲区 bit1 Rst Rx FIFO 1：复位接收缓冲区 bit4 Enable Intr 1：使能硬件中断 2-3,5~31 无 保留 SPI IP核 SPI接口寄存器 寄存器名称 偏移地址 含义 操作类型 初始值 SRR 40 软件复位寄存器，向该寄存器写0x0000000A，复位接口 写 N/A SPICR 60 控制寄存器 读写 0x180 SPISR 64 状态寄存器 读 0x25 SPIDTR 68 发送寄存器或FIFO（可为8，16，32位） 写 0x0 SPIDRR 6C 接收寄存器或FIFO（可为8，16，32位） 读 N/A SPISSR 70 从设备选择寄存器 读写 未选中 Tx_FIFO_OCY 74 发送FIFO占用长度指示，低4位的值+1表示FIFO有效数据的长度 读 0x0 Rx_FIFO_OCY 78 接收FIFO占用长度指示，低4位的值+1表示FIFO有效数据的长度 读 0x0 DGIER 1C 设备总中断请求使能寄存器，仅最高位有效，bit31=1使能设备中断 读写 0x0 IPISR 20 中断状态寄存器 读/写 0x0 IPIER 28 中断使能寄存器 读写 0x0 API函数 实验过程示例 详见第十三章实验过程1），2），3） RS232通信双方需要设置正确的波特率，帧格式（硬件配置） SPI通信需要设置正确的速率（硬件配置），时序（软件编程） AD/DA模块的时序及数据格式 AD转换接口时序要求 AD 当CPOL=0，CPHA=1时，空闲时SCLK为低电平，SCLK下降沿采样数据 当CPOL=0，CPHA=0时，空闲时SCLK为低电平，SCLK上升沿采样数据 当CPOL=1，CPHA=1时，空闲时SCLK为高电平，SCLK下降沿采样数据 当CPOL=1，CPHA=0时，空闲时SCLK为高电平，SCLK上升沿采样数据 DA转换接口时序 PD1 PD0 电源下拉模块工作方式 0 0 正常工作（不下拉）， 0 1 Vout 1K下拉 1 0 Vout 100K下拉 1 1 Vout 高阻 实验报告要求 实验任务 硬件电路框图、各模块参数设计、步骤 软件流程图、源码及注释 实验结果及调试过程 实验心得 下周项目报告及验收