第五章-时序逻辑电路.ppt

时序电路的一般方框图如下： 一、同步时序逻辑电路的分析方法： 试分析图示时序逻辑电路的逻辑功能，列出状态转换表，并画出状态转换图。 解：图示电路为1个异步摩尔型时序逻辑电路。 写时钟方程： 写驱动方程： 写状态方程： 列状态转换表： 计数器的作用与分类 利用同步置 0 功能构成 N 进制计数器 * 利用并行置数功能 S1S0 =11将电路初态置为Q3Q2Q1Q0 = D3D2D1D0 = 1000 用移位寄存器CT74LS194 构成顺序脉冲发生器 CP 1 2 3 4 5 6 7 8 Q3 Q2 Q1 Q0 电路执行左移功能。 来一个 CP 脉冲，各位左移一次，即 Q3 → Q2 → Q1 → Q0。 左移输入信号 DSL 由 Q0 提供，因此能实现循环左移。 顺序脉冲宽度为一个 CP 周期。 D0 D3 D2 D1 Q3 Q2 Q1 Q0 S1 S0 DSL DSR CP CT74LS194 1 1 0 0 0 × Cr 1 1 1 0 * 3. 扭环形计数器 扭环形计数器的结构特点是：D0＝Ｑi，如图示。 状态方程： （CP的上升沿有效） * 状态图： 它有8个有效状态，8个无效状态，电路不能自启动，工作时应预先将计数器置成 0000 状态。 状态方程： （CP的上升沿有效） * 将以上电路作如下改进，可得能够自启动电路。 驱动方程： 特性方程： 状态方程： （CP上升沿有效） * 状态图： 电路能自启动。 状态方程： （CP上升沿有效） 缺点仍然是没有能够利用计数器的所有状态，在 n 位计数器中（n≥3），有2n - 2n 个状态没有利用。 74LS194 VCC Q0 Q1 Q2 Q3 CP SA GND DSL DSR Cr D0 D3 D2 D1 SB 74LS194 VCC Q0 Q1 Q2 Q3 CP SA GND DSL DSR Cr D0 D3 D2 D1 SB 例: 使八个灯从左至右依次变亮,再从左至右依 次熄灭，应如何连线? …. …. 右移 8 个 1，再右移 8 个 0 移位脉冲 5V 5V 1 1 1 5V SB 清零 5.7 集成时序逻辑电路应用设计举例 主要要求: 根据工程技术和逻辑功能要求,正确合理选用 芯片,设计出系统电路。 了解设计步骤 (2) 用同步置 0 的 CT74LS163 构成六进制计数器 CT74LS163 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR LD D1 D2 D3 CP × × × × ③ 画连线图 输出端 ① 写出 S6-1 的二进制代码 S6-1 = S5 = 0101 ② 写出反馈置 0 函数 1 1 利用置数功能和置 0 功能构成N 进制计数器的原理有何异同？ 利用“161”和 “163”的同步置数功能也可以构成 N 进制计数器。 利用置数功能构成 N 进制计数器 置0法原理 置数法原理 　　当输入第 N 个计数脉冲时，利用置 0 功能对 计数器进行置 0 操作，强迫计数器进入计数循环， 从而实现 N 进制计数。这种计数器的起始状态值 必须是零。 　　当输入第 N 个计数脉冲时，利用置数功能 对计数器进行置数操作，强迫计数器进入计数 循环，从而实现 N 进制计数。这种计数器的 起始状态值就是置入的数，可以是零，也可 以非零，因此应用更灵活。 置 0 有同步和异步之分，置数也有同步和异步之分。 同步置数与异步置数的区别，和同步置 0 与异步置 0 的区别相似。 同步置数与异步置数的区别 　　异步置数与时钟脉冲无关，只要异步置数端出现有效电平，置数输入端的数据立刻被置入计数器。 　　因此，利用异步置数功能构成 N 进制计数器时，应在输入第 N 个 CP 脉冲时，通过控制电路产生置数信号，使计数器立即置数。 　　同步置数与时钟脉冲有关，当同步置数端出现有效电平时，并不能立刻置数，只是为置数创造了条件，需再输入一个 CP 脉冲 才能进行置数。 因此，利用同步置数功能构成 N 进制计数器时，应在输入第(N – 1)个 CP 脉冲时，通过控制电路产生置数信号，这样，在输入第 N 个 CP 脉冲 时，计数器才被置数。 (1)确定 N 进制计数器需用的 N 个计数状态，并确定预置数。 利用置数功能构成 N 进制计数器的步骤 (2)写出加反馈置数时所对应的计数器状态：异步置数时， 写出 SN 对应的二进制代码；同步置数时，写出 SN-1 对 应的二进制代码。 (3)写出反馈置数函数：根据 SN (或 SN