DSP原理及应用_第02章.ppt

外部引脚及功能 2.2 ‘28x的基本结构和特性 2.1 第二章 绪论 存储器及其扩展接口 2.5 ‘28x的中央处理器 2.4 内部总线结构 2.3 ‘28x的基本结构和特性 2.1 ‘28x DSP内部结构 ‘28x的主要特性 高性能静态CMOS（Static CMOS）技术 JTAG边界扫描（Boundary Scan）支持 高性能的32位中央处理器 片内存储器 根只读存储器（即Boot ROM） 外部存储器XINTF接口（仅F2812有） 时钟与系统控制 三个外部中断 外部中断扩展（PIE）模块 电机控制外围设备 …… TMS320F2812芯片的封装方式有两大类： 179引脚的GHH球形网格阵列BGA封装（Ball Grid Array）； 176引脚的LQFP封装（Low-profile Quad）。 外部引脚及功能 2.2 所有输入引脚的电平均与TTL兼容，但输入不能够承受5V电压； 所有输出引脚均为3.3V CMOS电平。 上拉电流/下拉电流均为100μA； 所有输出引脚的输出缓冲器驱动能力典型值是4mA。 内部总线结构 2.3 地址总线 程序地址总线PAB ：22位，寻址空间为4MB。 数据读地址总线DRAB：32位，寻址空间为4GB。 数据写地址总线DWAB：32位，寻址空间为4GB。 数据总线 程序读数据总线PRDB：传送指令或数据，32位宽度。 数据读数据总线DRDB：传送数据，32位宽度。 数据/程序写数据总线DWDB：传送数据，32位宽度。 内部总线结构 上述数据总线和地址总线均为DSP芯片内部总线，不是用于访问外扩存储器的总线。 DSP芯片与外扩存储器的总线接口包括19根地址线和16根数据线 任意时刻同时发生的两种操作不能使用同一条总线 算术逻辑运算单元ALU：完成二进制补码的算术运算和布尔运算 乘法器 ：完成32×32位二进制补码的乘法运算，结果为64位 ，无符号或带符号数 3个桶形移位器 ：完成数据的左移或右移操作，最多可以移16位 CPU寄存器 ：独立的寄存器空间 ，并不映射到数据存储空间 。ACC、XARn、DP、IFR、IER、P…… 状态寄存器 ST0和ST1：包含有各种标志位和控制位 ，例如OVC、PM、V、N、Z、C、ARP…… ‘28x的中央处理器 2.4 TMS320F28x DSP处理器有两个独立的存储空间，即片内存储器和外部存储器，存储器的各个区块都统一映射到程序空间和数据空间，并且划分为如下几部分 : 1）程序/数据存储器:SARAM、ROM、Flash 2）CPU的中断向量：保留了64个地址作为CPU的32个中断向量； 3）保留区：某些地址被保留作为CPU的仿真寄存器使用； 外部存储器可以通过外部接口XINTF来扩展 存储器及其扩展接口 2.5 内部存储空间包括：SARAM（M0，M1，L0，L1，H0）Flash、OTP、Boot ROM、CSM、中断向量、外设帧PF0、PF1、PF2 外部接口分为5个区域： XINTF区域0、1、2、6和7。各区都可以有独立的等待状态数、选通信号建立和保持时序 XINTF接口信号 XD(15:0)——16位外部数据总线； XA(18:0)——19位外部地址总线； 片选信号—— 、 、 ——外部存储器写有效选通信号； ——外部存储器读有效选通信号； XR/ ——低电平时表示处于写周期，高电平时表示处于读周期； XREADY——数据准备输入信号； XMP/ ——微处理器/微计算机模式选择信号； ——外部DMA保持请求信号； ——外部DMA保持确认信号； XCLKOUT——源于SYSCLKOUT的时钟输出信号。 XINTF空间访问 区0地址为0x2000~0x3FFF，区1地址为0x4000~0x5FFF ，有相同的片选信号 区2和区6的地址相同，为0x080000~0x17FFFF，有不同的片选信号选择； 区7是独立的区，当引脚在复位时被拉高时，这个区映射到Ox3F C000地址，复位后可以用软件修改模式，使能或禁止这个区。 XINTF寄存器 寄存器名称 地址 大小(x16位) 描述 XTIMING0 0x0000?0B20 2 XINTF时序寄存器,区 0 XTIMING1 0x0000?0B22 2 XINTF时序寄存器,区 1 XTIMING2 0x0000?0B24 2 XINTF时序寄存器,区 2 XTIMING6 0x0000?0B2C 2 XINTF时序