- 1、本文档共47页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PAGE / NUMPAGES
《数字系统VHDL设计》实验指导书
主编 张广忠 丁黎明
审核 蔡静之
校对 杨艺
北方民族大学电气信息工程学院
二○○八年九月
个人收集整理-仅供参考个人收集整理-仅供参考
个人收集整理-仅供参考
个人收集整理-仅供参考
目 录
TOC \o 1-3 \u第一章EDA实验系统使用说明…………………………………………….1
§1-1 GW48-CK教学实验系统原理与使用介绍…………………………………………1
§1-2实验电路结构图………………………………………………………………6
§1-3 GW48-CK系统结构图信号名与芯片引脚对照表………………………………….17
第二章 实验项目………………………………………………………………21
实验一熟悉MAX+PLUSⅡ设计环境…………………………………………21
实验二原理图输入设计8位加法器………………………………………28
实验三简单组合和时序电路VHDL设计………………………………...36
实验四含有控制信号地计数器VHDL设计……………………………..37
实验五数码显示电路地VHDL设计……………………………………..38
实验六状态机设计ADC0809采样控制电路…………………………….40
附录:实验系统目标板上EPF10K10LC84管脚图……………………………………43
第一章 EDA实验系统使用说明
第一节GW48-CK教学实验系统原理与使用介绍
一、GW48-CK系统使用注意事项
1、闲置不用GW48-CK EDA系统时,关闭电源,拔下电源插头!
2、在实验中,当选中某种模式后,要按一下复位键,以使系统正式进入该模式工作.
3、换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后才能开电源.其它接插口都可带电插拔.b5E2R。
4、若进行DAC0832接口实验,需自行提供-/+12V电源,接入时,请特别注意极性 !
5、系统板上地空插座是为单片机AT89C2051准备地,除非进行单片机与FPGA/CPLD地接口实验和开发,平时在此座上不允许插有任何器件,以免与系统上地其它电路发生冲突.单片机与系统地连接情况可参阅以下地附图2-13.该单片机和相应地编程器需自备或另购.p1Ean。
6、对CPLD(如1032E/1048C、95108或7128S等)下载时.最好将系统地电路“模式”切换到“ b”,以便使工作电压尽可能接近5V.DXDiT。
GW48系统目标板插座引脚信号图
7、最好通过对PC机地CMOS地设置,将打印机口地输入输出模式改成“EPP”模式.
二、系统工作原理
附表1-1 在线编程坐各引脚与不同PLD公司器件编程下载接口说明
PLD公司
LATTICE
ALTERA/ATMEL
XILINX
VANTIS
编程座
引脚
IspLSI
CPLD
FPGA
CPLD
FPGA
CPLD
TCK (1)
SCLK
TCK
DCLK
TCK
CCLK
TCK
TDO (3)
MODE
TDO
CONF_DONE
TDO
DONE
TMS
TMS (5)
ISPEN
TMS
nCONFIG
TMS
/PROGRAM
ENABLE
nSTA (7)
SDO
nSTATUS
TDO
TDI (9)
SDI
TDI
DATA0
TDI
DIN
TDI
SEL0
GND
VCC*
VCC*
GND
GND
VCC*
SEL1
GND
VCC*
VCC*
VCC*
VCC*
GND
注:VCC旁地 * 号对混合电压FPGA/CPLD,应该是VCCIO
附图1-1为GW48-CK型EDA实验开发系统地功能结构模块图,附图1-2为其板面结构图功能结构模块图.图中所示地各主要功能模块对应于附图1-1地器件位置恰好处于目标芯片适配座B2地下方,由一微控制器担任.其各模块地功能分述如下(这部分内容可选看或不看):RTCrp。
(1)BL1:实验或开发所需地各类基本信号发生模块.其中包括最多至8通道地单次脉冲信号发生器、高低电平信号发生器、BCD码或16进制码(8421码)信号发生器.所有这些信号地发生主要由BL6主控单元产生,并受控于系统板上地8个控制键. 5PCzV。
(2)BL5:CPLD/FPGA输出信息显示模块,其中包括直通非译码显示、BCD七段译码显示、16进制全码七段译码显示、两组8位发光管显示、16进制输入信号显示指示、声响信号指示等.同样,所有这些显示形式及形式地变换皆由BL6转换和独立控制.jLBHr。
附图1-1、GW48实验/开发系统功能结构图
(3)在BL6地监控程序中安排了多达12种形式各异地信息矢量分布,即“电路重构软配置”.由此可见,虽然GW48系统从硬件结构上看,
1亿VIP精品文档
相关文档
最近下载
- 《小狗钱钱》博多舍费尔.pdf
- 2024年04月海南省政协机关所属事业单位招考聘用笔试历年常考点试题附答案解析.docx VIP
- 【2022中考主题班会课件】-努力拼搏备战中考励志班会.pptx
- 城市轨道交通车站客流组织教学能力比赛教案.pdf
- 国家开放大学2021-2022年《2246社会工作概论》期末考试真题及答案(4套).pdf VIP
- 2024海南省政协机关所属事业单位招聘2人笔试模拟试题及答案解析.docx VIP
- 2024贵州省政协办公厅所属事业单位招聘6人笔试备考试题及答案解析.docx VIP
- 白内障手术后护理.pptx
- 2024贵州省政府办公厅所属事业单位招聘9人笔试备考试题及答案解析.docx VIP
- 品牌推介-超市-永辉超市简介.ppt
文档评论(0)