ad7705最好的中文资料.doc

CMOS 结构确保器件具有极低功耗，掉电模式减少等待时的功耗至 20μW（典型值）。 AD7705/7706 采用 16 脚塑料双列直插（DIP）和 16 脚宽体（0.3 英寸）SOIC 封装和 16 脚 TSSOP 封装。 1.2 特点 ? AD7705：2 个全差分输入通道的 ADC ? AD7706：3 个伪差分输入通道的 ADC 16 位无丢失代码 0.003%非线性 ? 可编程增益前端 增益：1～128 ? 三线串行接口 SPITM、QSPITM、MICROWIRETM 和 DSP 兼容 ? 有对模拟输入缓冲的能力 ? 2.7～3.3V 或 4.75～5.25V 工作电压 ? 3V 电压时，最大功耗为 1mW ? 等待电流的最大值为 8μA ? 16 脚 DIP、SOIC 和 TSSOP 封装 1.3 功能方框图 1.4 引脚排列与功能 1.4.1 AD7705/7706 的引脚排列 引脚排列如下图 1.4.2 引脚功能 引脚功能表 编号 名称 功能 串行时钟，施密特逻辑输入。将一个外部的串行时钟加于这一输入端口， 1 SCLK 以访问 AD7705/7706 的串行数据。该串行时钟可以是连续时钟以连续的脉 冲串传送所有数据。反之，它也可以是非连续时钟，将信息以小批型数据 发送给 AD7705/7706 为转换器提供主时钟信号。能以晶体/谐振器或外部时钟的形式提供。晶 2 MCLKIN 体/谐振器可以接在 MCLKIN 和 MCLKOUT 二引脚之间。此外，MCLKIN 也可 用 CMOS 兼 容 的 时 钟 驱 动 ， 而 MCLKOUT 不 连 接 。 时 钟 频 率 的 范 围 为 500kHz～5MHz 当主时钟为晶体/谐振器时，晶体/谐振器被接在 MCLKIN 和 MCLKOUT 之 间。如果在 MCLKIN 引脚处接上一个外部时钟，MCLKOUT 将提供一个反相 3 MCLKOUT 时钟信号。这个时钟可以用来为外部电路提供时钟源，且可以驱动一个 CMOS 负载。如果用户不需要，MCLKOUT 可以通过时钟寄存器中的 CLKDIS 位关掉。这样，器件不会在 MCLKOUT 脚上驱动电容负载而消耗不必要的功 率 片选，低电平有效的逻辑输入，选择 AD7705/7706。将该引脚接为低电 4 —— CS 平，AD7705/7706 能以三线接口模式运行（以 SCLK、DIN 和 DOUT 与器件 —— 接口）。在串行总线上带有多个器件的系统中，可由CS对这些器件作出选 —— 择，或在与 AD7705/7706 通信时，CS可用作帧同步信号 5 RESET 复位输入。低电平有效的输入，将器件的控制逻辑、接口逻辑、校准系 数、数字滤波器和模拟调制器复位至上电状态 6 AIN2(+)[AIN1] 对于 AD7705，差分模拟输入通道 2 的正输入端。对于 AD7706，模拟输入 通道 1 的输入端 7 AIN1(+)[AIN2] 对于 AD7705，差分模拟输入通道 1 的正输入端；对于 AD7706，模拟输入 通道 2 的输入端 8 AIN1(-)[COMMON] 对于 AD7705，差分模拟输入通道 1 的负输入端；对于 AD7706，COMMON 输 入端，模拟通道 1、2、3 的输入以此输入端为基准 基准输入端。AD7705/7706 差分基准输入的正输入端。基准输入是差分 9 REFIN(+) 的，并规定 REFIN(+)必须大于 REFIN(-)。REFIN(+)可以取 VDD 和 GND 之 间的任何值 10 REFIN(-) 基准输入端。AD7705/7706 差分基准输入的负输入端。REFIN(-)可以取 VDD 和 GND 之间的任何值，且满足 REFIN(+)大于 REFIN(-) 11 AIN2(-)[AIN3] 对于 AD7705，差分模拟输入通道 2 的负输入端。对于 AD7706，模拟输入 通道 3 输入端 逻辑输出。这个输出端上的逻辑低电平表示可从 AD7705/7706 的数据寄存 ———— 器获取新的输出字。完成对一个完全的输出字的读操作后，DRDY引脚立即 ———— 回到高电平。如果在两次输出更新之间，不发生数据读出，DRDY将在下一 12 ———— DRDY ———— 次输出更新前 500×tCLKIN 时间返回高电平。当DRDY处于高电平时，不能 进行读操作，以免数据寄存器中的数据正在被更新时进行读操作。当数据 ———— ———— 被更新后，DRDY又将返回低电平。DRDY也用来指示何时 AD7705/7706 已经 完成片内的校准序列 串行数据输出端。从片内的输出移位寄存器读出的串行数据由此端输出。 13 DOUT 根据通讯寄存器中的寄存器选择位，移位寄存器可容纳来自通讯