信号完整性：串行端接和并行端接.docVIP

串行端接是指使源阻抗与传输线阻抗匹配。串行端接是通过在尽量靠近源端的位置串行插入一个电阻RS（一般是10Ω到75Ω）到传输线中来实现的。串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗（轻微过阻尼）。 ????? ?端接通过使源端反射系数为零从而抑制从负载反射回来的信号（负载端输入高阻，不吸收能量）再从源端反射回负载端。每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。当驱动高容性负载时可提供限流作用，这种限流作用还可以帮助减小地弹噪声。在实际设计中，这种端接是用途最广的。 并行端接是指使负载阻抗与传输线阻抗匹配，并行端接主要是在尽量靠近负载端的位置加上拉和/或下拉阻抗以实现终端的阻抗匹配。 1、? 简单的并行端接 ????? 这种端接方式是简单地在负载端加入一下拉到GND的电阻RT（RT＝Z0）来实现匹配，采用此端接的条件是驱动端必须能够提供输出高电平时的驱动电流以保证通过端接电阻的高电平电压满足门限电压要求。在输出为高电平状态时，这种并行端接电路消耗的电流过大，因此一般器件很难可靠地支持这种端接电路，这种设计一般不采用。 ?2、戴维宁（Thevenin）并行端接 ????? 戴维宁（Thevenin）端接即分压器型端接，它采用上拉电阻R1和下拉电阻R2构成端接电阻，通过R1和R2吸收反射。R1和R2阻值的选取由下面的条件决定。R1的最大值由可接受的信号的最大上升时间（是RC充放电时间常数的函数）决定，R1的最小值由驱动源的吸电流数值决定。戴维宁等效阻抗可表示为：RT=(R1R2)/( R1+R2)。它要求RT等于传输线阻抗Z0以达到最佳匹配。此端接虽然降低了对源端器件驱动能力的要求，但却由于在VCC和GND之间连接的电阻R1和R2从而一直在从系统电源吸收电流，因此直流功耗较大。 3、主动并行端接 ????? 在此端接策略中，端接电阻RT（RT＝Z0）将负载端信号拉至一偏移电压VBIAS，它需要一个具有吸、灌电流能力的独立的电压源来满足输出电压的跳变速度的要求。在此端接方案中，如偏移电压VBIAS为正电压，输入为逻辑低电平时有DC直流功率损耗，如偏移电压VBIAS为负电压，则输入为逻辑高电平时有直流功率损耗。 ?4、并行AC端接 ????? 并行AC端接使用电阻和电容网络（串联RC）作为端接阻抗。端接电阻R要小于等于传输线阻抗Z0，电容C必须大于100pF，推荐使用0.1uF的多层陶瓷电容。电容有阻低频通高频的作用，因此电阻R不是驱动源的直流负载，故这种端接方式无任何直流功耗。常用在变压器的端接上。 ?5、二极管并行端接 ???? 使用肖特基二极管或快速开关硅管进行传输线端接。二极管的开关速度必须至少比信号上升时间快4倍以上。如果在系统调试时发现振铃问题，可以很容易地加入二极管来消除。肖特基二极管的正向电压降Vf（典型0.3到0.45V）将输入信号钳位到GND－Vf和VCC＋Vf之间。这样就显著抑制了信号的过冲（正尖峰）和下冲（负尖峰）。