处理器的外部特性讲解.ppt

处理器的外部特性 教学提示：计算机的核心是 CPU 也就是微处理器，微处理器是如何工作的？微处理器在工 作过程中，将发出什么样的信号？又将接收什么样的信号？各种信号之间的时序关系是怎 样的？微处理器与存储器和 I/O 设备的电路连接是怎样的？这些问题将在本章中得到解决。 教学要求：在本章的学习过程中，读者需要重点掌握 CPU 的操作时序关系，还要理解 CPU 引脚的作用，很好地掌握系统总线的形成。 4.1 8086 的引脚信号和总线形成 CPU 是微机的核心。 Intel 公司设计和生产的 CPU 一直占据市场主流。从 8086 CPU 开始 Intel 系列的 CPU 采用向下兼容的策略，每一种新的 CPU 都对原有的系列 产品保持兼容，从而使此前的软件都能够继续运行。 4.1.1 8086 的指令周期、总线周期和时钟周期 在前面的章节中，我们知道 8088/8086 CPU 可以执行很多指令，这些指令有的 执行时所需的时间比较长，比如 MUL Word ptr[BX] 指令；也有些指令执行时间很 短，比如 INC AL 指令。 概念：我们把指令的执行时间叫做指令周期。 指令周期是包括取指令和执行完该指令所需的全部时间。 一个指令周期通常是由若干个总线周期构成，这是因为在指令执行过程中需要 取得指令和传送数据的协调工作，就需要 CPU 的总线接口部件执行一个总线周期 。 概念：通过外部总线对存储器或 I/O 端口进行一次读 / 写操作的过程称为总线周 期。 在 8086 中，一个最基本的总线周期由 4 个时钟周期组成，时钟周期是 CPU 的基 本时间计量单位，它由计算机主频决定。如 8086 的主频为 10MHz ，一个时钟周期 就是 100ns 。 概念：时钟周期是系统提供给 CPU 的时钟信号的周期，它等于时钟信号频率的 倒数。 在一个最基本的总线周期中，常将 4 个时钟周期分别称为 4 个状态，即 T 1 状态、 T 状态、 T 状态、 T 状态。 4.1.2 8088/8086 的两种组态模式 为了尽可能适应各种各样的使用场合，在设计 8088/8086 CPU 芯片时，使它们可以在 两种模式下工作，即最小模式和最大模式。 概念：最小模式，就是在系统中只有 8088/8086 一个处理器，而所有的总线控制信号都 由 8088/8086 直接产生，因此系统中的总线控制电路被减到最少。 概念：最大模式，就是系统中有两个或多个微处理器，其中有一个是主处理器 8088/8086 ，其他的处理器称为协处理器。这时系统需要的各种控制信号多数由 8288 芯片 发出。 常用于和 8088/8086 配合的协处理器有两个，一个是数值运算协处理器 8087 ，一个是输 入 / 输出协处理器 8089 。 8087 是一种专用于数值运算的处理器，它能实现多种类型的数值 操作。 8089 有一套专门用于输入操作的指令系统，可以直接为输入 / 输出设备服务，使 8088/8086 不再承担这类工作。所以系统中增加协处理器 8089 后，会提高主处理器的效率， 尤其是在输入输出频繁的场合。 8088/8086 的工作模式完全是由硬件决定的。 8086 的引脚信号图如图 4.1 所示 (8088 与之 类似，在此就不特别介绍了 ) 。 图 4.1 8086 引脚信号图 注：括号内为最大模式时的引脚名。 首先介绍一下与工作模式无关的相关引脚。 1. AD 15 ～ AD 0 (Address/Data) ：地址 / 数据复用引脚 ( 双向、三态 ) 采用分时的多路转换方法来实现对地址线和数据线的复用。作为复用引脚，在总线周期 的 T 1 状态用来输出要访问的存储器或 I/O 端口地址，在其他状态，则用来传送数据。在 DMA 方式时，这些引线被浮置为高阻状态。 2. A 19 /S 6 ～ A 16 /S 3 (Address/Status) ：地址 / 状态复用引脚 ( 输出、三态 ) 在总线周期的 T 1 状态，这些引线表示为最高 4 位的地址线，在总线周期的其他 T 状态， 这些引脚用作提供状态信息，同样需要地址锁存器对 T 1 状态出现的最高 4 位地址加以锁存 。 状态信息 S 6 总是为低电平， S 5 反映当前中断允许标志的状态。 S 4 与 S 3 一起指示当前那一 个段寄存器被使用 ( 具体内容见表 4 - 1) 。在 DMA 方式时，这些引线被浮置为高阻。 表 4-1 S 4 与 S 3 的代码组合及对应的含义 S 4 S 3 含 义 0 0 当前正在使用 ES