二级运算放大电路版图设计.docxVIP

精选资料，欢迎下载 精选资料，欢迎下载 目录 TOC \o 1-5 \h \z \o Current Document 1前言 1 \o Current Document 2二级运算放大器电路 1 2.1电路结构 1 2.2设计指标 2 \o Current Document 3 Cade nee 仿真软件 3 schematic 原理图绘制 _3 \o Current Document 3.2生成测试电路 3 \o Current Document 3.3电路的仿真与分析… 4 \o Current Document 3.1.1直流仿真 4 \o Current Document 3.1.2交流仿真 4 \o Current Document 3.4版图绘制 5 3.4.1差分对版图设计 6 3.4.2电流源版图设计 7 3.4.3负载MOS管版图设计 7.... 3.5 DRC LVS 版图验证 8 DRC 验证 8 LVS 验证 8 4结论 9 5参考文献 9 摘要 本文利用cade nee软件简述了二级运算放大器的电路仿真和版图设计。以传统的二级 运算放大器为例，在AD电路仿真中实现O.16umCMO工艺，输入直流电源为5v,直流电流 源范围27~50uA根据电路知识，设置各个M0管合适的宽长比，调节弥勒电容的大小，进 入stectre仿真使运放增益达到40db，截止带宽达到80MH和相位裕度至少为60。。版图设 计要求DR验证0错误，LVS佥证使电路图与提取的版图相匹配，观看输出报告，要求验证 比对结果一一对应。 关键词：cade nee仿真，设计指标，版图验证。 Abstract In this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage operational amplifier as an example, the realization of 0.16umCM0S technology in ADE circuit simulation, the input DC power supply 5V DC current source 27~50uA, according to the circuit knowledge, set up each M0S tube suitable ratio of width and length, the size of the capacitor into the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60.. The layout design requires DRCto verify 0 errors, and LVSvalidation makes the circuit mapmatching the extracted layout, viewing the output report, and requiring verification to verify the comparison results one by one. Key words: cadence simulation, design index, layout verification. 精选资料，欢迎下载 精选资料，欢迎下载 精选资料，欢迎下载 1前言 近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定 所需功能行为描述的数字系统设计自动化方面已经非常成功。希望用以代替设计师的一部 分劳动。但这并不适用于模拟电路设计。较复杂的场合，有些程序的应用遇到了阻力，需 要人工干预帮助解决问题。因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、 增加设计成功机会的原则是非常必要的。人工设计得到的器件版图密度一般高于用自动化 版图设计和布线程序所得到的密度，因而人机交互式版图设计和布线程序得到了广泛的应 用。我们这次做的仅是基本方法，对于比较复杂的电路版图设计则不仅需要很多诸如图论 在内的数据结