通信电子电路及EDA技术B.docx

请注意：答案必须写在答题纸上（写在试卷上无效） 请注意：答案必须写在答题纸上（写在试卷上无效） 0 共 共7页 第 PAGE # 页 请注意：答案必须写在答题纸上（写在试卷上无效） 请注意：答案必须写在答题纸上（写在试卷上无效） 0 共 共7页 第 PAGE # 页 共 共7页 第 PAGE # 页 桂林电子科技大学 2013年硕士研究生入学考试复试试卷 考试科目代码： 311 考试科目名称：通信电子电路及 EDA技术B 请注意：答案必须写在答题纸上（写在试卷上无效） 通信电子电路 一、填空。（10分） 1、LC并联谐振回路接上负载电阻后，回路 Q值将变 ；理想串联 LC回路谐振时的总等效阻抗 2、 从部分接入等效到全接入，电感的电感量将变 ，电容的电容量将变 。 3、 随着工作频率的提高，晶体三极管的电流放大能力将变 ；丙类高频功率放大器中晶体管的电 流导通角越小，放大器的效率越 。 4、 普通AM调制器是 电路，它完成频谱的 搬移。（填“线性” / “非线性”） 5、 我国标准中，FM广播信号的最大频偏是 KHz，带宽是 KHz。 二、（10分）某三点式振荡器电路如图所示。 1、 画出振荡器的交流等效电路。 2、 若振荡器的振荡频率 fo 20MHz，求电感L的值。 Ec —T~ CbC1100pF —T~ Cb C1100pF r Rb2Re C2100pF 三、（15分）某FM对讲机的高频发射电路框图如下图所示。已知间接调频器输出 FM信号的中心频率 f1 20MHz，最大频偏 fm1 200Hz。若功率放大器输出 FM信号的中心频率f? 450MHz，最 大频偏 fm2 5KHz，且取N1 N2 N。 1、 求倍频系数N的大小。 2、 求倍频器N2输入信号的频率f和最大频偏 fm。 3、若混频器由模拟相乘器和低通滤波器组成，求本地振荡器振荡频率 L的可能取值。 5k Q ,四、（15分）如图所示谐振回路， 电容、电感的损耗忽略不计， 电流源的振幅is 1mA 5k Q , G C2 200pF，L 100叮，负载电阻 R 20k Q ,回路工作在谐振状态。 1、 求回路的谐振频率 fo。 2、 求回路的有载品质因数 Ql。 3、 求回路的通频带 B，以及负载电阻两端的电压振幅 Uo。 isRl is Rl + uo 请注意：答案必须写在答题纸上（写在试卷上无效）。 请注意：答案必须写在答题纸上（写在试卷上无效）。 共7 共7页 第3页 请注意：答案必须写在答题纸上（写在试卷上无效）。 请注意：答案必须写在答题纸上（写在试卷上无效）。 共7 共7页 第3页 EDA技术 一、 选择题（每题1分，共10分） TOC \o 1-5 \h \z 1 ?下面属于Verilog HDL线网型变量的是（ ） A、 reg B、 integer C、 time D、wire 2?下列不属于常用贴片电阻封装的是（ ） A、0402 B、0805 C、1206 D、0903 Verilog HDL中的赋值语句有阻塞和非阻塞赋值语句， always块组合逻辑电路设计 中一般采用（ ） A、阻塞赋值 B、非阻塞赋值 C、两种语句混合 D、两种语句都不用 Verilog HDL的单行注释符号是（） A、% B、/ C、/* D、// 常用的“ DIP8”封装，第一脚与第二脚之间的间距为（） A、2mm B、1.5mm C、100mil D、150mil 如右图中“桂林电子科技大学”字样属于电路板（）层 A、toplayer B、topoverlay C、topsolder D、toplayer 右图中正央芯片的封装为（） A、PLCC100 B、TQFP100 C、DIP100 D、SOL100 右图中正中央芯片的型号为“ EP1C3T100C8N”其 中“ C8”的含义为 A、芯片中有8个LAB单元 B、芯片中有8个IO配置模块 D、芯片数据总线宽度为8位 在进行PCB设计时，下面那个层定义了印制板的外围大小： A、 keepoutlayer B、 multilayer C、 topoverlay D、 bottomlayer 当下载程序到FPGA中，是将数据写入到FPGA的（） A、SRAM B、EPROM C、E2ROM D、FLASH 二、 填空题（每题1分，共10分） 多条块赋值语句一般以关键词 begin开始，以关键词 结束。 状态机按信号输出方式分，有米利型和 型两种。 TOC \o 1-5 \h \z 阻塞赋值语句的操作符是 ，非阻塞赋值语句的操作符是 。 对于“ a=b?d:c”，若 b=1b0,d=1b1,c=1b0，贝U a= 。 Verilog HDL中对于边沿的描述，用关键词 p