微机原理与应用1节2010SGQ.ppt

31 （ 2 ） 字扩展 ：用于存储芯片的位数满足而字数不够的情况。 D 7 ～ D 0 A 19 ～ A 10 A 9 ～ A 0 （ 2 ） A 9 ～ A 0 D 7 ～ D 0 CE （ 1 ） A 9 ～ A 0 D 7 ～ D 0 CE 译 码 器 0000000001 0000000000 由 1K × 8 的构成 2K × 8 的。 32 图 6.19 给出了用 4 个 16 K ? 8 芯片经字扩展构成一个 64K ? 8 存储器系 统的连接方法。 2 - 4 译 码 器 0 1 2 3 A 15 A 14 16× 8 (1) CE WE … 16× 8 (2) CE WE … 16× 8 (3) CE WE … 16× 8 (4) CE WE … A 0 A 13 … WE D 7 ～ D 0 图 6.19 有 16?K ? 8 位芯片组成 64?K ? 8 位的存储器 33 表 6.6 图 6.19 中各芯片地址空间分配表 A 15 A 14 A 13 A 12 A 11 …A 1 A 0 说明 1 00 00 000…00 111…11 最低地址 (0000H) 最高地址 (3FFFH) 2 01 01 000…00 111…11 最低地址 (4000H) 最高地址 (7FFFH) 3 10 10 000…00 111…11 最低地址 (8000H) 最高地址 (BFFFH) 4 11 11 000…00 111…11 最低地址 (C000H) 最高地址 (FFFFH) 地址 片号 34 例 : 用 1k × 4 的片子 2114 组成 2k × 8 的存储器： 则要有 2/1=2 组芯 片，每组 8/4=2 片。 地址线 —— 2 10 =1K ，需 10 根（片内） 数据线 —— 8 根 控制线 —— IO/ M 和 WR （ 3 ）、 字位同 时扩展 ： 1K × 4 扩展为 2K × 8 的， 则要有 2/1=2 组芯 片，每组 8/4=2 片。 组内采用位扩展， 组间采用字扩展 法。 35 I/O 1 ～ I/O 4 RAM 1 2114 A 9 ～ A 0 2 - 4 译 码 器 A 11 A 10 D 3 ～ D 0 A 9 ～ A 0 RAM 1 2114 I/O 1 ～ I/O 4 WE CS WE CS I/O 1 ～ I/O 4 RAM 2 2114 A 9 ～ A 0 A 9 ～ A 0 RAM 2 2114 I/O 1 ～ I/O 4 WE CS WE CS I/O 1 ～ I/O 4 RAM 3 2114 A 9 ～ A 0 A 9 ～ A 0 RAM 3 2114 I/O 1 ～ I/O 4 WE CS WE CS I/O 1 ～ I/O 4 RAM 4 2114 A 9 ～ A 0 A 9 ～ A 0 RAM 4 2114 I/O 1 ～ I/O 4 WE CS WE CS D 7 ～ D 4 WR A 9 ～ A 0 图 6.18 字位同时扩展连接图 图 6.18 给出了用 2114(1 ?K ? 4)RAM 芯片构成 4 ?K ? 8 存储器的连 接方法。 36 二、存储器的连接 （一）存储芯片地址线的连接 ? 芯片的地址线通常应全部与 CPU 的低位地址总线相连 ? 寻址时，这部分地址的译码是在存储芯片内完成的，我 们称为“ 片内译码 ” 000H 001H 002H … 3FDH 3FEH 3FFH 全 0 全 1 00 … 00 00 … 01 00 … 10 … 11 … 01 11 … 10 11 … 11 范围（ 16 进制） A 9 ～ A 0 37 （二）存储芯片片选端的译码 A 19 ～ A 15 A 14 ～ A 0 ????? 全 0 ～全 1 D 7 ～ D 0 A 14 ～ A 0 CE （ 1 ） 片选端常有效 ? 令芯片（组）的片选端常有效 ? 不与系统的高位地址线发生联系 ? 芯片（组）总处在被选中的状态 ? 虽简单易行、但无法再进行地址 扩充，会出现“ 地址重复 ” 38 地址重复 ? 一个存储单元具有 多个 存储地址的现象 ? 原因：有些高位地址线没有用、可任意 ? 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个 “ 可用地址 ” ? 例如： 00000H ～ 07FFFH ? 选取的原则： 高位地址全为 0 的地址 为了避免重复地址，我们常用 高位地址的译码 39 1 、 译码和译码器 ? 译码： 将某个特定的“编码输入” 翻译为唯一“有效输出”的过程 ? 译码电路可以使用 门电路组合逻辑 ? 译码电路更多的是采用集成 译码器 ? 常用的 2:4 译码器： 74LS139 ? 常用的 3:8