高速ADCDAC测试原理及测试方法.docx

高速 ADC/DAC测试原理及测试方法 随着数字信号处理技术和数字电路工作速度的提高， 以及对于系统灵敏度等要求的不断提高，对于高速、高精度的 ADC、DAC的指标都提出了很高的要求。比如在移动通信、 图像采集等应用领域中， 一方面要求 ADC有比较高的采样率以采集高带宽的输入信号， 另一方面又要有比较高的位数以分辨细微的变化。 因此，保证 ADC/DAC在高速采样情况下的精度是一个很关键的问题。 ADC/DAC芯片的性能测 试是由芯片生产厂家完成 的，需要借助昂贵 的半导体测试仪器，但是对于板级和系统级的设计人员来说 ，更重要的是如 何验证芯片在板级或系统级应用上的真正性能指标。 一、 ADC的主要参数 ADC的主要指标分 为静态指标和动 态指标 2 大类 。静态 指标主要有： Differential Non-Linearity (DNL) Integral Non-Linearity (INL) Offset Error Full Scale Gain Error 动态指标主要有： Total harmonic distortion (THD) Signal-to-noise plus distortion (SINAD) Effective Number of Bits (ENOB) Signal-to-noise ratio (SNR) Spurious free dynamic range (SFDR) 二、 ADC的测试方案 要进行 ADC这些众多 指标的验证，基本的方法是给 ADC的输入端输入一个理想的信号，然后对 ADC转换以后的数据进行采集和分 析，因此， ADC的性能测 试需要多台仪器 的配合并用软件对测试结果进行 分析。下图是一个 典型的 ADC测试方案： 10MHz Reference 8113xA ESG Sampling Clock 16900 series Sine Wave Latching Clock Filter ADC N bits Data ESG LAN GP-IB PSG PC(with GPIB) Agilent VEE 如图所示，由 Agilent 的 ESG或 PSG做为信号源产生高精度、高纯净度的正弦波信号送给被测的 ADC做为基准 信号， ADC会在采样时钟的控制下对这个正弦波进行采样，变 换后的结果用逻辑分析仪采集下来。 ESG或 PSG是非常纯净 的模拟源，其相噪特性非常优异，因此可以产成非常纯净的正弦波，以下是 PSG的相噪特性： 对于高精度 ADC的测试来说，测试中需要对 ESG或 PSG产生的信号进行进一步的滤波以滤去谐波和杂散信号，滤波器的参数要根据用户实际使 用的信号 频率范围选择 。 对于高精度的 ADC来说，采样时钟的抖动对于测 试结果的影响非常大，因此测试中还需要高质量的码型发生器或信号发生器来产生 ADC的采样时钟 。采用码型发生器的好处是可以直接输出差分的方波信号，和 ADC芯片接口比较方便。以下是 8113X码型发生器的主要时钟指标： 码型发生器由 于是数字 源，其时钟抖动很难控制到 1ps 以下，因此对于有 12bit 或更高精度的测 试要求时，需要使用 ESG或 PSG作为时钟源 ， ESG或 PSG 是高质量的模拟源，所以其相噪指标非常好. 抖动相当于相噪的积分，因此 PSG 产生的时钟抖动可以<1ps。但由 于 ESG/PSG只能产生单端正弦波 信号，所以和ADC接口时有时需要相应的转换电路，这个可参考芯片厂家的参考设计 。 由于 ADC的模拟部分对于数字 噪声非常敏感，因此 ADC的供电要模拟和数字部分分开，PCB板上还要对模拟部分电源做充分滤波。测试中需要采用高 质量的线性电源供电， Agilent 的 E363X或 E364X系列都可以满足要求。 ADC转换后的结果要通过逻辑分析仪采集下来，逻辑分析仪工作在状态采样模式，需要使用的通道数取决于 ADC的位数， 状态采样率取决于 ADC的采样率，存储深度取决于采样率和要分 析的频率分辨率，同时逻辑分析仪还要能在高速数据传输率下提 供可靠灵活的连接 。Agilent 的 16900 系列逻辑分析仪配合 高性能的 16950B采集模块和 SoftTouch 探头是一个很 好的选择 。 三、 ADC测试结果的分析 ADC的静态指标是对 正弦波的采样数 据进行幅度分布的直方图统计间接计算得到，如下图所示，理想正想波 的幅度分布应该是左面的形状，由于非线性等的影响，分布可能会变成右边的形状，通过对直方图分析可以得出静态参数的指标。 以下是 DNL和 INL 的计算公式： ADC的动态指标是对 正弦波的采样数 据进行 FFT频谱分析间接计算得到 。一个理想的正弦波经 A/D 采样再做频谱分析可能