设计方案（微处理器）(终稿).pdf

第 1 页设计方案（微处理器）(终稿) 微处理器系统设计（设计方案） 版本 v1.0 专业：集成电路设计与集成系统 班级：电路 1201 姓名：韩喆 第 2 页设计方案（微处理器）(终稿) 学号 日期：2015 年 6 月 25 日 第 3 页设计方案（微处理器）(终稿) 目录 一、 实验设计目的 1 二、 设计实现方案 1 第 1 页设计方案（微处理器）(终稿) 微处理器系统设计方案 一、 实验设计目的 基于前期课程中已掌握的 CPU 基本部件的设计方法、仿 MIPS 处理器指令集设计一 个带简单 I/O 接口电路的多周期 RISC 处理器，采用自顶向下的全正向设计方法，并选 用 Verilog_HDL 语言为设计输入工具，在 FPGA 上进行验证。先完成多周期微处理器指令 系统设计，多周期微处理器数据通路以及系统结构设计。然后验证设计，设计实现一个 简单的总线控制模块和 8255 并口芯片功能，并驱动 LED 灯，设计简单的流水灯变化， 其变化样式如下： 1）001100切换间隔为 0.5 秒； 2 00011000，切换间隔为 0.5 秒。 两种样式之间自动切换，切换间隔为 10 秒。 二、 设计实现方案 1.总体设计方案 1）指令及其功能表 （1）R 型指令： 指令格式 指令 功能 op rs rt rd shame func add 000000 sj1 Sj2 jg xx 100000 Jg=sj1+sj2 sub 000000 sj1 Sj2 jg jg 100010 Jg=sj1-sj2 or 000000 Sj1 Sj2 jg xx 000010 Jg=sj1|sj2 and 000000 Sj1 xx jg xx 000011 Jg=sj1sj2 sll 000000 Sj1 xx jg 移位数 000100 Jgsj （2 ）I 型指令： 第 2 页设计方案（微处理器）(终稿) 指令格式 指令 功能 op rs rt Immediate addiu 101011 sj1 Sj2 Imm Sj2= sj1+imm andi 001100 sj1 Sj2 Imm Sj2= sj1imm offsetMemory[base+