华科试卷及答案_数字电路与逻辑设计.docxVIP

2 2 .逻辑函数 F(A, B, C) M(1,3,4,6, 7),则 F(A, B,C) m(°25) () F（A F（A , B, C, D） = X m（2, 3, 9, 11, 12)+ 刀d(5 , 6, 7, 8, 10 , 13) 华中科技大学计算机学院 《数字电路与逻辑设计》试卷 A （闭卷） 班级 学号 姓名 成绩 一.单项选择题（每题1分，共10 分） 1 .表示任意两位无符号十进制数需要（ ）二进制数。 A. 6 B . 7 C . 8 D .9 2 .余3应的2421码为（ )0 A.BCD3 .补码1. 1000的真值是( )。 A. +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4 .标准或-与式是由（ ）构成的逻辑表达式 A.与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则， F ACC DE E的反函数为 ( )0 A. F【AC C(D E)] E B. F aC C(D E) E C. F (AC Cd E) E D. F AC C(D E) E 下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。 A.与门 B. 或门 C.非门 D. 与非门 将D触发器改造成T触发器，图1所示电路中的虚线框内应是（ ） 图1 A.或非门 B. 与非门 C. 异或门 D. 同或门 实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。 A. 8 B. 9 C. 10 D. 11 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）。 A. JK=00 B. JK=01 C. JK=10 D. JK=11 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（） 个异或门。 A. 2 B. 3 C. 4 D. 5 二.判断题（判断各题正误，正确的在括号内记“V”，错误的在括号内记“X 并在划线处改正。每题2分，共10分） 原码和补码均可实现将减法运算转化为加法运算。 （ ） 3.化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（ ） 4.并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （） 5.图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。 2. 3. 相 4. 5. Q .多项选择题（从各题的四个备选答案中选出两个或两个以上正确答案，并将 其代号填写在题后的括号内，每题 小数“ 0”的反码形式有（ A. 0. 0……0 ; B C. 0. 1……1 ; D 2分，共10分) )° .1 . .1 . 0……0 ; 1……1 )。 F G D. 逻辑函数F=Ae B和G=AO B满足关系( G C. m(1,2,3,6),G(A, B, C) A. F G B. 若逻辑函数F（A, B, C） “与”的结果是（ A m2 m3 B 设两输入或非门的输入为 1 C . x和y，输出为 B D m(0,2,3,4,5,7),贝y f 和 g A. x和y同为高电平； C. x为低电平，y为高电平;组合逻辑电路的输出与输入的关系可用 A .真值表 C.逻辑表达式 B. D. AB ,当z为低电平时，有（ ） x为高电平，y为低电平； x和y同为低电平. ）描述。 流程表状态图 AB 四.函数化简题（10分） 用代数法求函数f（a，b，c） 用卡诺图化简逻辑函数 AB AC B 的最简“与-或”表达式。 求出最简“与-或”表达式和最简“或-与”表达式。（6分） 电路框图如五.设计一个将一位十进制数的余3码转换成二进制数的组合电路, 图3所示。（15分） 电路框图如 A B ? 组合电路 C ? 图3 要求： 1 ?填写表1所示真值表； 表1 真值表 ABCD WXYZ ABCD WXYZ 0000 1000 0001 1001 0010 1010 0011 1011 0100 1100 0101 1101 0110 1110 0111 1111 2?利用图4所示卡诺图，求出输出函数最简与-或表达式; CDX, 0。 tn 1] io CDXopoin id 00 01 11 10 00 01 ■1 10 图 图4 图 图4 3?画出用PLA实现给定功能的阵列逻辑图。 4?若采用PRO实现给定功能，要求PRO啲容量为多大? 六、分析与设计(15分) 某同步时序逻辑电路如图5所示。 图5 写出该电路激励函数和输出函数； 填写表2所示次态真值表； 表2 输入 X 现态 Q Q 激励函数 J2K2 Ji K 次态 Q(n+1)Q(n+1) H Z 填写表3所示电路状态表； 表3 现