Verilog复习题要点最新分析和总结.pdf

Verilog 复习题 一、填空题 1. 用 EDA 技术进行电子系统设计的目标是最终完成 ASIC 的设计与实现。 2. 可编程器件分为 CPLD 和 FPGA 。 3. 随着 EDA 技术的不断完善与成熟， 自顶向下 的设计方法更多的被应用于 Verilog HDL 设计当中。 4. 目前国际上较大的 PLD 器件制造公司有 ALtera 和 Xilinx 公司。 5. 完整的条件语句将产生 组合 电路，不完整的条件语句将产生 时序 电路。 6. 阻塞性赋值符号为 = ，非阻塞性赋值符号为 = 。 7．有限状态机分为 Moore 和 Mealy 两种类型。 8、EDA 缩写的含义为 电子设计自动化 (Electronic Design Automation) 9．状态机常用状态编码有 二进制、格雷码 和 独热码 。 10．Verilog HDL 中任务可以调用 其他任务 和 函数。 11．系统函数和任务函数的首字符标志为 $ ，预编译指令首字符标志为 # 。 12．可编程逻辑器件的优化过程主要是对 速度 和 资源 的处理过程。 13、大型数字逻辑电路设计采用的 IP 核有 软 IP、 固 IP 和硬 IP 。 二、选择题 1、已知 “a =1b ’1; b=3b001; ”那么 {a,b} ＝（ C ） (A) 4b0011 (B) 3b001 (C) 4b1001 (D) 3b101 2、在 verilog 中，下列语句哪个不是分支语句？（ D ） (A) if-else (B) case (C) casez (D) repeat 3、Verilog HDL 语言进行电路设计方法有哪几种（ 8 分） ①自上而下的设计方法（ Top-Down ） ②自下而上的设计方法（ Bottom-Up ） ③综合设计的方法 4、在 verilog 语言中， a=4b1011，那么 a= （D ） (A) 4b1011 (B) 4b1111 (C) 1b1 (D) 1b0 5、在 verilog 语言中整型数据与（ C ）位寄存器数据在实际意义上是相同的。 (A) 8 (B) 16 (C) 32 (D) 64 6、大规模可编程器件主要有 FPGA 、CPLD 两类，下列对 FPGA 结构与工作原理的描述中， 正确的是 ___C____ 。 A ．FPGA 全称为复杂可编程逻辑器件； B ．FPGA 是基于乘积项结构的可编程逻辑器件； C ．基于 SRAM 的 FPGA 器件，在每次上电后必须进行一次配置； D ．在 Altera 公司生产的器件中， MAX7000 系列属 FPGA 结构。 7. 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化） ，以及提高运行速度 （即速度优化）；指出下列哪些方法是面积优化 ___ B______ 。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键 路径法 A ．①③⑤ B ．②③④ C ．②⑤⑥ D ．①④⑥ 8、下列标识符中， _____A_ ____ 是不合法的标识符。 A ．9moon B ．State0 C． Not_Ack_0 D ． signall 9、 下列语句中，不属于并行语句的是： ____ D___ A. 过程语句 B ．assign 语句 C ．元件例化语句 D ．case语句 6、 10、P,Q,R 都是 4bit 的输入矢量，下面哪一种表达形式是正确的