面积阵列封装——bga和flip chip.doc

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
面积阵列封装——BGA和Flip Chip 摘 要 随着表面安装技术的迅速发展,新的封装技术不断出现,面积阵列封装技术成了现代封装的热门话题。BGA和Flip Chip是面积阵列封装的两大类型,它们作为当今大规模集成电路的封装形式,引起了电子组装界的关注,而且逐渐在不同领域得到应用。BGA和Flip Chip的出现,适应了表面安装技术的需要,解决了高密度、高性能、多功能及高I/O数应用的封装难题,预计随着进一步的发展,BGA和Flip Chip技术将成为“最终的封装技术”。本文就BGA和Flip Chip的结构、类型、应用及发展等诸多方面进行了阐述。 关键词  表面安装技术 面积阵列封装 球栅阵列 倒装片 Area Array Package——BGA & Flip Chip Zhao Tao Li Li Jiangnan Institute of Computing Technology Abstract With the rapid development of surface mount technology,new packaging technologies arise continually and area array packaging technology becomes the issue of contemporary package.BGA and Flip Chip are the two main categories of area array package,as a package form of large scale integrated circuit,they gain the attention of electronic assembly industry,and have been used in some applications.With BGA and Flip Chip coming forward,they accommodate to the demand of surface mount technology,and resolve the applications with high density,high performance,multiple function and high I/O count,it is believed that with the further progress,BGA and Flip Chip should be the ultimate packaging technology.in this article,many things of BGA and Flip Chip,such as structure,type,application,development etc are described. Keywords SMT Area array package BGA Flip Chip   BGA(球栅阵列)和Flip Chip(倒装片)作为当今大规模集成电路的封装形式,逐渐引起电子组装行业的关注,并且已经在不同领域中得到应用。   随着表面安装技术的发展,器件引线间距在不断下降,传统的2.54mm和1.27mm间距的器件渐渐被0.5mm的细间距器件所替代(图1),这种趋势持续至今,随之又出现有0.4mm、0.3mm乃至更细间距的表面安装器件。此外,更先进的封装技术,如自动载带焊(TAB)等,可以使得引线间距降至0.2mm或更细的间距。随着向超细间距领域的发展,表面安装技术受到了诸如器件间距、引线框架制造精度、设备、材料等各种因素的限制。在芯片(die)级,为增强器件的功能和性能不得不增加I/O数和硅片的尺寸,对于如此之高的I/O数,如果采用传统形式的标准间距的封装,则器件尺寸势必会相当大,而如果采用较小尺寸的封装形式,则又会引起引线间距的急剧减小。较大尺寸封装的采用,将会使得器件在PCB上占用的面积增大,而且互联的通道会更长,难免会降低预期的使用性能,况且这些较大尺寸封装的制造并不容易,组装到PCB上的过程也并非如人们所料想的那么简单,对生产产量也会有一定的影响,从而也就增大了整个过程的组装费用。而对于满足了较大的I/O数,但间距更小的封装,在制造和组装方面也同样存在挑战,因此,电子组装者不得不从封装尺寸、引线间距、可制造性等多方面来考虑,力求寻求更好的封装解决办法。 图1 IC封装发展状况   面积阵列封装(area array package)就是一种可以解决上述问题的封装形式,它可以在不牺牲器件可制造性的前提下提高器件的功能和性能。QFP器件的I/O引出端通常采用向周边走线的形式,而面积阵列封装的I/O引出端

文档评论(0)

汪汪队 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档