FPGA的动态轨道衡数据采集系统.docx

PAGE 1 PAGE 1 FPGA的动态轨道衡数据采集系统  本文提出了基于现场可编程门阵列(FPGA)动态轨道衡数据采集系统。该系统以AD7703作为模数转换器件，并采用FPGA作为采样掌握器，对8路传感器信号采样，采样值以异步串行方式通过RS232接口输出到上位机．整个系统规律的设计在QuartusII9．0开发环境下完成．硬件测试结果表明，通过采用AD7703的自标定方式，有效解决了数据采集过程中出现的零点漂移、增益误差等问题。利用FPGA的并行处理能力，可以对8路信号并行采样，提高数据采集的速率，满意了轨道衡高精度、高速度的设计要求。  随着现代社会的高速发展，衡器行业产生了日新月异的变化。为适应经济发展的需求，衡器行业经历了从机械式到电子式、从静态到动态的发展过程。近几年来的动态电子汽车衡、动态电子轨道衡的发展加快了物流的计量速度，在港口、码头、高速公路、工矿企业中起到了重要作用。作为动态轨道衡的重要组成部分一数据采集系统，它的采样速度快慢、精度凹凸、抗干扰性的好坏，都严重影响了动态轨道衡的计量性能。笔者提出了基于现场可编程门阵列(FPGA)动态轨道衡数据采集系统。依据动态轨道衡系统需要，提出了现场可编程门阵列做采样掌握器的高精度多路串行数据采样掌握系统方案。  1系统简介  系统掌握可以分为数据采集和数据发送2部分。系统总体模块如图1所示。数据采集部分由传感器、模数转换器AD7703和采样掌握模块3部分组成。8路待采样模拟信号分别被送入模数转换芯片的模拟输入端，待转换完成之后将结果送给FPGA中的采样掌握模块，采样掌握模块读人的串行数据处理成并行数据之后传输给数据发送模块。FPGA丰富的硬件资源。保证了8路模拟信号可以并行采样，这样8路信号可以保证是同一时刻不同传感器的采样值。对于动态轨道衡，这个特点保证了在之后的数据处理部分不会由于同一组的采样值不同步而造成误差。数据发送模块将其以固定波特率的串行数据流输出，上位机接收到信号之后，可依据不同要求，采取相应算法对数据进行处理。  系统使用美国ADI公司生产的20位模数转换器AD7703作为采集系统的模数转换元件，其主要性能指标为：辨别率为20位，线性误差为0．0003％，满量程误差为±4最低有效位；模拟输入范围0～2．5V或±2．5V，达到满量程的±0．0007％的建立时间为507904除以主时钟；低通滤波器转折频率为O．110．0Hz或主时钟除r以409600I-Iz；最大输出数据速率4kHz(主时钟除以1024kHz)；采样速率工为主时钟除以250kHz(最大16kHz)；工作温度范围为-40～125℃。 图1系统模块 AD7703特色在于片内采用自校验掌握器的数字校准技术，使失调误差和增益误差减为最小；采用采样转换技术，提高了信噪比并简化了芯片模拟电路结构；输入级采用斩波自稳零技术，使AD7703获得极低的输入漂移；有敏捷的串行接口，可使AD7703很便利地与移位寄存器和工业MCU接口；在SLEEP工作模式下，可使其功耗降到10μΜ。通过对FPGA的配置，使其完成以下3项工作：  ①对AD7703采样的掌握；  ②接收AD7703转换好的数据，并将之转换为并行数据；  ③将缓冲级中的并行数据中加入起始位、终止位，通过移位以串行数据流方式送出。  2系统实现原理  系统以AD7703为模拟转换器件，之后将采样得到的数据发出。为了抑制温度漂移以及与相关系统匹配需要对AD7703的校准方式、数据读取方式进行设定，该设定通过对AD7703芯片的硬件连接而实现。最终的通讯模块与异步串行数据通讯方式兼容。  2．1校准方式  AD7703上电后必需进行校准，以使AD7703得到正确的工作状态。AD7703供应了2种校准方式：自校准和系统校准。本设计采用自校准方式，校准掌握时序如图2所示，硬件设计中校准方式选择端SC1，SC2都直接配置为低电平，即选择自校准方式。数据输出预备信号DRDY在变化之前校准掌握端CAL保持至少4个时钟周期。每次重新上电之后校准开始，DRDY端引脚变为高电平。在校准过程中SC1，SC2端不能发生变化，DRDY端由高变低表示校准结束。自校准为一步校准，校准结束之后，需要等待一段时间，才能在串行数据输出端SDATA读到对应当前A_in模拟值的二进制转换值。这段等待时间与AD7703的主时钟有关，本设计中为AD7703供应的时钟为2．5MHz，等待时间约为204ms。 图2校准掌握时序 本文提出了基于现场可编程门阵列(FPGA)动态轨道衡数据采集系统。该系统以AD7703作为模数转换器件，并采用FPGA作为采样掌握器