实现和不同外设的速度匹配改变数据传送方式改变信号的性质.pptx

实现和不同外设的速度匹配 改变数据传送方式 改变信号的性质和电平; 对外设端口单独编址 IN A,(N) ;N端口中的地址数据 OUT (N),A 外设端口和存储器统一编址 将一部分地址空间让给外设端口，存储器不再使用。;优点： （1）一切指令均适用于I/O端口的访问，增强了CPU对外围设备的处理能力。 （2）CPU本身不需要专门的I/O指令。 （3）外设地址安排灵活，数量不限。 ; 端口：常指I/O接口中带有端口地址的寄存器或缓冲器， CPU通过端口地址就可以对端口中信息进行读写。 接口：指CPU与外设间的I/O接口芯片，一个外设通常需要一个I/O接口，但一个I/O接口可以有多个I/O端口，传送数据字的端口称数据口，传送命令字的称命令口，传送状态字的称为状态字。; 四个8位并行I/O端口：P0、P1、P2和P3。 每个端口都是8位准双向口，包含一个锁存器（即特殊功能寄存器P0～P3）、一个输出驱动器和一个输入缓冲器。 这四个并行I/O口都可以作准双向通用I/O口，既可以作输入口，又可以作输出口，还可以作双向口。输出有锁存功能；输入有三态缓冲但无锁存功能。它们既可以以字节寻址，也可以按位独立输入/输出。 ; 数据输出方式（写端口） 通过一条指令将数据写入P0-P3的数据锁存器，然后通过输出驱动器送到端口引脚。 MOV P0,A ;累加器A中内容送P0口 读端口 对端口锁存器数据进行读入，这个数据并非端口引脚上的数据 MOV A,P1 ;P1锁存器中数据送A;读引脚 从端口引脚上读数据，先使对应端口锁存器置位，使T管截止，然后打开数据缓冲器，使引脚数据输入数据总线。 MOV P1,#0FH ;使P1口低四位锁存器置位 MOV A,P1 ;读P1口低四位引脚线信号 ;输入锁存器;;2. P0口的总线方式（系统使用外存储器时）;P0口作为地址/数据分时复用 ;D Q 锁存器 CL /Q;3. P0口的I/O操作（通用I/O接口功能）;;输入操作（读引脚，读锁存，输入前写1） 读引脚:读外部送到端口引脚的电平,即通常所说的输入操作（如：MOV A,P0）.此时,单片机控制“读引脚”的三态门,使引脚处的外部电平经三态门送入内部总线. ;引脚）时,原来锁存器的状态可能??影响引脚电平的输入.例如:原来锁存器 的状态为“0”态,既输出极的下端FET是饱和状态,这样如果外电路向引脚输入高电平时,电路将不能正确读入.要解决的方法就是让下端的FET截止,既事先向端口写一个“1”。;“通用数据I/O端口”和“地址、数据复用总线” a. 在作为通用数据I/O端口时,具有较强的驱动能力(8个TTL负载),与MOS负载连接时,需要外接一个上拉电阻。 b. 作为“地址、数据复用总线”使用时,P0口首先输出外部存储器的低八位地址,然后再变为数据总线进行数据的输入或输出.此时，P0口不能再作为通用I/O口。;P0口作为地址/数据分时复用 ;做通用数据I/O端口时,输出级上端的FET处于截止状态,所以与MOS器件连接时,必须接“上拉电阻”,否则不能正确的输出高电平; 在输入操作前,为了保证输入正确，必须先向端口“写1”; “读引脚”与“读锁存器”是不同的两个数据通道。凡是“读—修改—写” 的操作,CPU读的都是端口锁存器中的数据。 为了提高电路的可靠性,端口引脚不要直接与三极管一类的器件直接连接,应加隔离电路或与三极管之间加一个电阻.;特点：单纯的通用I/O端口,负载能力为3个TTL输入。; P2口特点：“通用数据I/O端口”和“高八位地址总线”端口。; P2口在系统使用外部存储器时，做高八位的地址总线。 应当注意的是：仅使用外部数据存储器时，P2口分两种情况： 仅仅使用256B的外部RAM时，既使用movx a,@r0指令访问外部RAM，此时用8位的寄存器R0或R1作间址寄存器，这时P2口无用，所以在这种情况下，P2口仍然可以做通用I/O端口。 如果访问外部ROM或使用大于256B（多于8位地址）RAM时，P2口必须作为外存储器的高八位地址总线。 如：movx a，@dptr ；访问外部数据存储器 movc a，@a+dptr ；访问外部程序存储器 这里使用了16位的寄存器DPTR; P3口特点：通用I/O端口、多用途端口; P3口;第二功能（） P3.0 TXD P3.4 T0