原创力文档- 1、本文档共21页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
第四章组合逻辑电路普通高等教育“十一五”国家级规划教材西安电子科技大学出版社数字电子技术（第五版）★课程名称数字电路与
逻辑设计周慧鑫西安电子科技大学第四章组合逻辑电路组合逻辑电路分析组合逻辑电路设计常用中规模组合部件原理与应用组合逻辑电路中的竞争和冒险组合逻辑电路分析组合逻辑电路设计常用中规模组合部件原理与应用组合逻辑电路中的竞争和冒险4.3常用组合逻辑部件的原理和应用常用的中规模组合逻辑部件品种比较多。主要有
全加器译码器多路选择器多路分配器数据比较器奇偶校验电路等。4.3.1半加器与全加器1.半加器设计ABSCi+100011011不考虑低位来的进位的加法，称为半加。
例如：最低位的加法就是半加。完成半加功能的电路称为半加器。&=100101001全加器及其应用2.全加器设计AiBiCi-1Ci+1Si000001010011100101110111考虑低位来的进位位的加法，称为全加。
除最低位之外的加法都是全加。
实现全加的电路称为全加器。0001011001101011全加器及其应用AiBiCi-1SiCi+10000000110010100110110010101011100111111全加器逻辑符号n位全加器进位方式：串行进位：超前进位：每一位的进位送给下一位的进位输入端，高位的运算必须等到低位的加法运算完成之后才能正确进位。逻辑电路较简单，但速度较慢。
四位串行进位加法器74LS83各位的进位都可以同时产生，这样每位的运算不必等到低位的加法运算结果。从而提高运算速度。四位超前进位加法器74LS283四位串行进位加法器全加器及其应用四位全加器进位进位进位进位全加器及其应用3.全加器的应用全加器还可以用于其它方面，例如：
二进制的减法器
乘法运算
BCD码的加、减法码组比较、变换奇偶校验……等等。全加器及其应用例4.3.1：试用全加器构成二进制减法器。解：利用“加补”的概念，即可将减法用加法来实现。0111-0101=0010；
“1”0101补码为1010+1=1011；0111+1011=10010B3B2B1B0A3A2A1A0全加器及其应用例4.3.2：试用全加器构成二进制的乘法功能。解：以两位二进制数相乘为例进位位进位位全加器及其应用&&&&&&&&&&&&MLN∑∑全加器及其应用例4.3.3试用四位全加器构成一位8421码的加法电路。5+380101+001110008+5131000+010111018+9171000+1001100018421BCD码逢十进一四位二进制逢十六进一判9电路和数>9时，对结果加（0110）和数≤9时，对结果加（0000）解：两个8421码相加仍旧是一个8421码。0001001100010111全加器及其应用0001111000120113111511101410S3S2S1S0设和位为：C4S3S2S1S0F全加器及其应用例4.3.4试采用四位全加器完成8421BCD码转换为余3代码。解：8421BCD码加0011即得余3代码，其转换电路为：全加器及其应用例4.3.5用全加器实现两位8421BCD码转换为自然二进制码。其中B为二进制的数符（0,1），下标为权值解：设两位8421码为全加器及其应用产
文档评论（0）