原创力文档- 1、本文档共7页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
本题得分
一、(8分)填空和选择填空（每空1分）
1．函数式写成最大项之积的形式为M1·M7。
2．函数式化成最简与或式为BC+AC+CB。
3．在下列门电路中，输出端不可以并联使用的是D。
A．集电极开路门B．三态门
C．CMOS传输门D．具有推挽式输出结构的TTL门电路
4．某TTL门电路的输入短路电流IS=1.4mA，高电平输入漏电流IR=0.02mA，最大灌电流IOLMax=15mA，最大拉电流IOHMax=0.4mA，其扇出系数No=10。
5．电路如图1所示，G1为TTL三态门，G2为TTL与非门，C=1。若B端悬空，则万用表的读数近似为1.4V；若B端改接至0.3V，则万用表的读数近似为0.3V。
图1
6．逐次逼近型A/D转换器属直接型（直接型，间接型）A/D转换器。
7．需要8片1K×4bit的RAM存储器才能扩展成4K×8bit的存储器。
本题得分
二、（8分）图2所示电路由同步十六进制计数器74LS161、四位加法器74LS283和与非门组成，C0为来自低位的进位信号，回答下面问题：
1．74LS161和与非门构成多少进制计数器？
2．按着QDQCQBQA的顺序，74LS161输出是什么编码？
3．若要求从S4S3S2S1输出为BCD8421码，则B4B3B2B1及C0应如何连接？
图2
解：
1．10进制（0011→1100）
2．余三码
3．B4B3B2B1及C0接1101和0或1100和1
本题得分
三、(6分)由一片8位二进制加法计数器和一片8位D/A转换器构成的电路如图3所示。设CP的频率为1kHz；计数器为异步清零方式；D/A转换器的最大输出电压为5.1V。回答下面问题：
1．计数器是多少进制计数器？
2．计算输出信号Y的最大输出电压值和周期。
图3
解：
1．196进制
2．
本题得分
四、(6分)用ROM实现的计算，其中X、Y均为两位二进制数，Z为多位二进制数，列出真值表，完成图4中阵列图的绘制。
图4
解：
X1
X0
Y1
Y0
Z4
Z3
Z2
Z1
Z0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
1
0
1
1
0
0
0
0
1
0
0
1
1
1
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
1
1
0
0
1
1
0
0
0
0
0
0
0
1
1
0
1
0
1
0
0
1
1
1
1
0
1
0
0
1
0
1
1
1
1
1
1
0
1
1
本题得分
五、(4分)用图5中的74LS138译码器作地址译码器，地址信号为A7~A0，A7为最高位，要求8位地址为C0H~C7H时，译码器依次输出有效信号，则译码器的输入应如何连接？连接时可以使用必要的逻辑门，品种不限。
图5
解：
本题得分
六、（14分）电路如图6所示，电容C=0.0022μF。试求：
1．如果想使555定时器输出频率为50kHz，占空比为60%的矩形波，则电阻RA和RB的电阻值分别为多大？
2．说明对CP几分频？
3．初始时，画出在CP作用下、、、的波形；根据波形，说明该电路的功能？
图6(a)
图6(b)
本题得分
七、（12分）多功能组合逻辑电路如图7所示，AB为控制输入，CD为两位二进制数输入，Y2Y1为输出。当AB=00时，对CD做加1运算；当AB=01时，对CD做减1运算；当AB=10时，对CD做加0运算；当AB=11时，为禁止状态。回答下面问题：
1．列真值表，分别写出Y1和Y2的逻辑表达式，并指出约束条件是什么？
2．试用两片8选1数据选择器74LS151和必要的非门实现该电路。
图7
本题得分
八、（12分）阅读程序，并回答下列问题。
1．根据下面一段VerilogHDL语言的描述，说明所描述电路的逻辑功能。
moduledigl(W,Y,z);
input[3:0]W;
outputreg[1:0]Y;
outputregz;
always@(W)
begin
z=1;
casex(W)
4b1xxx:Y=
文档评论（0）