PCB电气法则检验与原理图的报表生成课程培训.pptx

第二章

2021/10/10

1

§当一个电路图基本设计完成后，紧接着一

误—原理图设计规则检查。即要利用本软件对

我们设计的电路进行电气法则测试，简称ERC。

§ERC能按照用户指定的物理、逻辑特性

进行检测，为用户找出人为的疏漏和错误，如

输出管脚、重复的元件标注编号等等，同时生

成错误报表并在原理图中有错误的地方做出标

记。

2021/10/102

概要

个非常重要的工作就是检查该电路中是否有错

没有连接的网络标号、没有连接的电源、空的

2.1.1设置Setup选项卡

2.2.2放置NOERC符号

2.2放置NOERC符号

2.1.2RuleMatrix选项卡

2.2.1修改错误

2021/10/10

3

2.1原理图电气法则检测

§电气检查内容很多，但是最主要的是检查元件之

间的相互连接。此外，在检测前应注意元件的隐

§执行菜单命令：“Tools|ERC”，系统会弹出SetupElectricalRuleCheck电气测试规则对话框。

下面将分别介绍这两个选项卡。

该对话框包括Setup和RuleMatrix两个选项卡。

藏脚(一般是电源管脚和接地管脚)。

2021/10/10

4

2.1.1设置Setup选项卡

§1．ERCOptions区域

§该区域设置检查错误的种类：

§Multiplenetnamesonnet：一个网络上有多个网络标号。

§Unconnectednetlabels：只有—个网络标号。

§Unconnectedpowerobjects：未连接的电源和

地线。

2原021/1理0/10图的图号重复。5

§Duplicatesheetnumbers：在多原理图设计中，

如图2－1

Setup选项卡

图2-1

2021/10/10

6

Duplicatecomponentdesignator：重复 元件序号。

Buslabelformaterrors：总线名称格式错误。

Floatinginputpins：输入管脚悬空。

错误报告中。

2．Options区域该区域给出处理错误的方法：

Suppresswarnings：不将警告信息记录在

CreateReportFile：建立报告文件。

2021/10/107

AddErrorMakers：在错误的地方加错误

DescendIntoSheetParts：设定检查范

围是否包括图纸符号中的电路。

SheettoNetlist下拉列表框设置检查范

Activesheet：只检查当前窗口中的原理图。

Activeproject：检查当前项目。

Activesheetplussubsheets：检查当

前电路图和它的子图。

标记。

围。

2021/10/10

8

设置端口和网络标号的有效范围：

NetLabelandPartsglobal：网络

标号和端口全局有效。

有效。

SheetSymbol／PortConnections：

图纸符号端U只和它内部的分电路端口是相连的。

3．NetIdentifierScope下拉列表框

OnlyParts