《数字电子技术基础 第5版》 课件 第4章 组合逻辑电路.pptx

第4章组合逻辑电路;4.1概述;4.1概述;4.2.1组合逻辑电路的分析;【例4-1】分析如图所示逻辑电路的功能。;;组合逻辑电路分析步骤

第一步：写出电路中每个逻辑器件输出与输入之间的关系表达式，进而得到整个电路的各个输出与输入之间的逻辑表达式；

第二步：第一步不能确定逻辑功能时，则根据表达式列出真值表；

第三步：确定电路的逻辑功能。;4.2.2组合逻辑电路的设计;

组合逻辑电路设计步骤;【例4-3】用门电路设计三人表决电路，多数同意时通过决议。;第三步：根据真值表写出逻辑表达式;第四步：根据逻辑表达式画出逻辑电路图;中规模组合逻辑电路;4.3.1半加器;A1A0

+B1B0;全加器逻辑符号;4.3.2全加器;多位全加器：多个1位全加器的进位输出端，依次连接到下一位的进位输入端。;;;;4.4编码器;4.4编码器;4.4.1普通编码器;n位二进制代码最多可表示2n个事???，为2n个对象进行编码的逻辑电路称作2n线–n线编码器。

此种普通编码器每次只有一个输入有效，如果多个输入同时有效，则输出的编码不能确定。;4.4.2优先编码器;要求设计的优先编码器示意图;4.4.2优先编码器;4.4.3集成优先编码器;74LS148功能表;;4.5译码器;二进制译码器，最小项译码器：将n位二进制代码，译为特定含义的2n个输出信号。

二-十进制译码器：输入为4位二制数，输出为1位十进制数。

常用的有2线-4线译码器、3线-8线译码器和4线-16线译码器等。;【例4-8】试分析下图所示电路的逻辑功能。;2线-4线译码器逻辑符号;4.5.1.2集成3线-8线译码器74LS138;4.5.1.2集成3线-8线译码器74LS138;输入;4.5.1.2集成3线-8线译码器74LS138;4.5.1.3集成4线-16线译码器74LS154;二-十进制译码器;4.5.2集成译码器的应用;2.集成译码器的应用设计;2.集成译码器的应用设计;【例题】用译码器设计一个两个一位二进制数的全减器。

要求写出设计过程，画出电路图;4.5.2集成译码器的应用;【例题】用译码器和门电路实现两个1位二进制数全加器的逻辑功能。

要求写出设计过程，画出电路图。;4.5.2集成译码器的应用;解：第一步：逻辑抽象

两个1位二进制数的全加器，输入变量有三个，记为A、B、CI（低位进位输入），输出变量有两个S（和）、CO（进位输出）;解：第二步：列出真值表;4.5.2集成译码器的应用;4.5.3数字显示译码器;显示译码器与七段数码显示器;七段数码显示器/半导体数码管;显示译码器与七段数码显示器;显示译码器与七段数码显示器;4.5.3.1七段数码显示器;4.5.3.2七段显示译码器;真值表;4.5.3.3集成显示译码器;74LS48的功能描述;3）熄灭输入/灭零输出：双重功能的输入/输出端。

输入：外加低电平时，所有灯熄灭。

输出：当A3A2A1A0为0并且没有显示时，输出为0。;【例4-12】设计一个6位数字显示电路，小数点前后各3位;4.6数据选择器;4.6.14选1数据选择器;4.6.14选1数据选择器;4.6.2集成数据选择器;4.6.2集成数据选择器;4.6.3数据选择器的应用;4.6.3数据选择器的应用;方法1：用8选1数据选择器实现。;【例4-13】用数据选择器设计一个三人表决电路。;方法2：用4选1数据选择器实现。;4.6.3数据选择器的应用;第二步：列出真值表;第四步：确定器件，画出电路图;第四步：确定器件，画出电路图;4.6.3数据选择器的应用;方法1：用8选1数据选择器实现。;【例题】用数据选择器设计一个三人表决电路。;方法2：用4选1数据选择器实现。;用数据选择器设计组合逻辑电路方法总结：

1.如果逻辑函数的输入变量数与数据选择器地址控制端数量相等，则逻辑函数的所有输入变量与数据选择器的地址控制端一一对应，直接用数据选择器实现该逻辑函数。

首先，将将逻辑函数化为最小项之和的形式；然后，逻辑函数中包含的最小项接为高电平，否则接为低电平。;4.6.3数据选择器的应用;综合例题;4.7数值比较器;4.7.11位数值比较器;多位数值比较器的设计;四位数值比较器真值表;写出逻辑式（逻辑图略）：;4.7.2集成数值比较器;4.7.2集成数值比较器;4.8.1竞争和冒险产生的原因;4.8.1竞争和冒险产生的原因;4.8.2逻辑冒险及其消除方法;4.8.2逻辑冒险及其消