毕业论文：高速数据采集系统设计.doc

 PAGE 27 目 录 TOC \o "1-3" \h \u  HYPERLINK \l _Toc32073 1.绪论  PAGEREF _Toc32073 1  HYPERLINK \l _Toc9316 1.1　课题研究的意义  PAGEREF _Toc9316 1  HYPERLINK \l _Toc8993 1.2　数据采集技术的发展历程和现状  PAGEREF _Toc8993 1  HYPERLINK \l _Toc7405 1.3　本文的研究内容  PAGEREF _Toc7405 2  HYPERLINK \l _Toc5869 1.4　系统设计涉及的理论分析  PAGEREF _Toc5869 2  HYPERLINK \l _Toc22126 2.系统设计  PAGEREF _Toc22126 4  HYPERLINK \l _Toc9307 2.1方案选择  PAGEREF _Toc9307 4  HYPERLINK \l _Toc5751 2.2系统框图  PAGEREF _Toc5751 5  HYPERLINK \l _Toc26855 3.单元电路设计  PAGEREF _Toc26855 6  HYPERLINK \l _Toc510 3.1信号调理电路  PAGEREF _Toc510 6  HYPERLINK \l _Toc9587 3.2高速Ａ／Ｄ模块  PAGEREF _Toc9587 7  HYPERLINK \l _Toc20244 3.3 FPGA模块设计  PAGEREF _Toc20244 8  HYPERLINK \l _Toc14697 3.4MCU模块设计  PAGEREF _Toc14697 8  HYPERLINK \l _Toc8892 3.5数据采集通道总体原理图  PAGEREF _Toc8892 9  HYPERLINK \l _Toc30686 3.6硬件电路总体设计  PAGEREF _Toc30686 9  HYPERLINK \l _Toc14233 4.软件设计  PAGEREF _Toc14233 10  HYPERLINK \l _Toc9138 4.1 信号采集与存储控制电路工作原理  PAGEREF _Toc9138 10  HYPERLINK \l _Toc25467 4.2 信号采集与存储控制电路的FPGA实现  PAGEREF _Toc25467 11  HYPERLINK \l _Toc17935 4.3 原理图中的各底层模块采用VHDL语言编写  PAGEREF _Toc17935 12  HYPERLINK \l _Toc28153 4.3.1三态缓冲器模块TS8  PAGEREF _Toc28153 12  HYPERLINK \l _Toc9982 4.3.2分频器模块fredivid  PAGEREF _Toc9982 13  HYPERLINK \l _Toc19091 4.3.3地址锁存器模块dlatch8  PAGEREF _Toc19091 14  HYPERLINK \l _Toc4371 4.3.4地址计数器模块addrcount  PAGEREF _Toc4371 15  HYPERLINK \l _Toc4678 4.3.5双口RAM模块lpm_ram_dp  PAGEREF _Toc4678 16  HYPERLINK \l _Toc5960 4.4 数据显示模块设计  PAGEREF _Toc5960 18  HYPERLINK \l _Toc6754 4.4.1 主程序  PAGEREF _Toc6754 18  HYPERLINK \l _Toc5858 4.4.2 INT0中断服务程序  PAGEREF _Toc5858 19  HYPERLINK \l _Toc7022 4.4.3 INT1中断服务程序  PAGEREF _Toc7022 19  HYPERLINK \l _Toc15702 4.5软件仿真  PAGEREF _Toc15702 20  HYPERLINK \l _Toc12262 4.5.1三态缓冲器模块TS8  PAGEREF _