- 1、本文档共2页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
学 海 无 涯
同步和异步
实验时间:寒假第三周
实验地点:老校区16 楼实验室
实验学生:刘欢
实验原理:1.同步时序电路:同步时序电路是指各触发器的时钟端全
部连接在一起,并接系统时钟端;只有当时钟脉冲到来时, 电路的状态
才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无
论外部输入x 有无变化;状态表中的每个状态都是稳定的.
2.异步时序电路:异步时序电路是指电路中除以使用带时钟
的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件;
电路中没有统一的时钟; 电路状态的改变由外部输入的变化直接引起.
可将异步时序逻辑电路分为脉冲异步时序电路和电平异步时序电路.
实验内容:在这里我用 D 触发器来很明显的体现出同步和异步的区
别。先用verilog 描述一个异步的D 触发器,即就是当有时钟clk、reset 、
set、信号时该处发起都会随时发出响应。然后描述一个同步的D 触
发器,当有时钟脉冲时才会做出响应,而reset 和set 发生时只会等时
终发生变化才会做出响应。然后在测试用例中使用相同的信号,观察
两个触发器的区别。
异步D 触发器:
module D_AT(output reg q,input d,input clk,input reset,input set);//AsyncPostBackTrigger 触发器
always @ (posedge clk or negedge reset or negedge set) //带有置位和复位的触发器
begin
if(!reset) //低电平有效
q = 0;
else if(!set)
q = 1;
else
学 海 无 涯
q = d;
end
Endmodule
同步的D 触发器:
module D_ST(output reg q,input d,input clk,input reset,input set);//synchronizer trigger
always @ (posedge clk)
begin
if(reset == 1) //高电平有效
q = 0;
else if(set == 1)
q = 1;
else
q = d;
end
Endmodule
波形图:
对上图进行分析:q1 为同步触发器输出信号,q2 为异步触发器输出
信号。因为同步是以高电平有效的,所以在set 由低变高时,会发生
置位,又因为是同步触发器,所以要等到 CLK 上升沿时才会变化,
在图中很显然能表现出来;而异步触发器是低电平有效,所有当
RESET 由高变低时,会发生复位,又因为它是异步触发器,所以只
要有复位信号就就会复位,不用管CLK 是否有沿变化,图中很显然
能够看出来。
注意:在设计电路的时候尽可能使用同步设计。因为异步设计问题常
常会由于电压、温度或工艺制程的微妙变化而间歇性的表现出来。同
步设计是一种正规的设计方法,他可以保证设计能够在要求的速度范
围内正常工作,只要时序满足一定的范围延迟即使不能完全控制,也
是相对可控的。同步设计不仅比异步设计更加可靠,而且大多数EDA
工具现在也假定设计是同步的。
文档评论(0)