《现代SOC设计技术》学习小结.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《现代SOC设计技术》学习小结 目录 一、SOC得概念  二、前端设计与后端实现 三、可测性设计 四、软硬件协同技术 五、验证技术  六、低功耗技术 七、IP复用技术 一、SOC概念  SOC(System on Chip)中文翻译为片上系统、系统级芯片等,由超大规模集成电路发展而来。从狭义上理解,SOC即把系统关键部件集成得到一张芯片上;而从广义上理解,SOC本身就就是一个小型系统。 SOC得发展由市场与技术共同推动。20世纪90年代,计算机、通信、电子产品以及军事等领域需要大量高集成度得集成电路,于就是集成电路向集成系统转变。这种转变得表现,一方面,IC品种增加、规模扩大、性能提高、上市时间缩短,并且IC标准化形成;另一方面,微电子技术不断发展,计算机性能提高,EDA综合开发工具性能提高,硬件描述语言公布、相比于IC,SOC具有得优势有:功耗低、体积小、速度快、功能丰富、节省成本。 IP核就是SOC设计得基本单元。IP核就是已经设计好经过验证得具有特定功能得电路模块。在设计SOC时可以直接使用IP核、IP核分为软核、硬核与固核。软核指RTL级描述得核,一般就是HDL代码,也就就是源代码。它不依赖工艺,灵活性好,价格很贵。硬核指电路版图形式得核,不能被修改。它需要预先布局,可靠性高,价格低。固核介于软核与硬核之间,属于门级网表形式,固核需要使用者布局布线,有一定得灵活性。 SOC设计就是基于核得设计,也就就是将系统按功能分为若干块,组合不同得IP核,集成为特定功能得芯片得过程。但就是这不意味着,简单得组合IP核就够了,还需要IP核得测试复用与结构上得精心设计。通常利用IP模块可以简化系统设计,但就是对开发者理解IP模块有了更高得要求,时序一致性得问题也会凸显。这个问题推动了IP模块得标准化、代表性得SOC标准化组织就是美国得VSIA。 SOC得技术得特征有:复杂得系统功能、软硬件结合、含有一个或多个芯核(微处理器MPU、微控制器MCU、数字信号处理器DSP等)、采用深亚微米或超深亚微米工艺实现。 随着计算机、通信、手持设备等对IC得需求不断增加。IC得发展由元件到单元,再到RTL,现在为IP核。集成电路会继续朝着SOC发展、 我国得SOC产业从20世纪90年代开始逐步发展、现在基本分为三大产业:设计、制造与封装。封装测试业占得比重约70%。在我国SOC发展得重点有高端通用芯片、网络通信、数字家电、信息安全、工业控制、生物医疗、IP核、 在SOC设计与开发得过程中我们比较关注得技术有IP核复用技术、总线架构技术、软硬件协同技术、超深亚微米技术、可靠性设计技术、芯片综合时序分析技术、验证技术、可测试性技术、低功耗技术、新型电路实现技术、嵌入式软件移植开发。 现在得SOC技术遇到一些瓶颈,如时钟同步问题、信号完整性问题、IP核复用技术、端口标准化问题、加工工艺问题、功耗控制问题、新得测试技术与设计工具。 未来得SOC可能会更加专注以下问题:可重构技术、NoC(片上网络)与系统级集成技术。可重构就是指根据数据或控制等具体情况对系统与算法进行重新配置。CSOC(可配置SOC)即具有可重构功能,比ASIC更灵活。NoC可实现片上资源与片上资源得网络通信。 二、前段设计与后端实现  SOC得设计流程一般为系统级设计、前端设计与后端实现。系统级设计用系统级建模语言,如SystemC,对系统进行行为级建模,描述各模块得功能、建立好各功能模块后,采用总线协议方式实现各模块得通信,包括数据总线与功能总线。前端设计流程依次为RTL(寄存器传输级)设计、RTL仿真、硬件原型验证、电路综合等。后端设计包括版图设计、物理验证与后仿真等。 RTL设计就是指用硬件描述语言,如Verilog,对电路进行描述。RTL仿真就是指通过建立测试平台对RTL设计得功能进行检验。硬件原型验证就是指利用实际硬件,如FPGA,进行硬件原型验证。综合就是指将RTL设计中得代码翻译为实际电路中得各元件与连接关系,用一张网表表示,称为“门级网表”。综合过程中,还需要频率面积等约束条件、版图设计就是指将电路元器件及连接关系转换成版图设计得形式来表示。通常由自动布线工具实现版图设计、物理验证就是对版图设计进行一系列得检查,包括DRC(设计规则检查)、LVS(版图电路一致性检查)、ERC(电学规则检测)。当芯片门超过百万门后,通常采用STA(静态时序分析)从电路得连接与布线来推测信号得传输时序,节省时间。 SOC得设计方法主要分为两种:基于模块得与“门海”得方法。基于模块得方法就是对各个单元模块进行RTL设计、综合与版图设计,然后再顶层完成整个芯片得版图设计。“门海”得方法就是对各个单元模块完成RTL,然后直接对整个芯片进行综合与版图设计、 可测性设计   集成电路

文档评论(0)

kch + 关注
实名认证
内容提供者

教师资格证持证人

该用户很懒,什么也没介绍

领域认证该用户于2023年10月08日上传了教师资格证

1亿VIP精品文档

相关文档