第六章清华936074教程教案.ppt

《数字电子技术基础》（第五版）教学课件清华大学 阎石 王红;第六章 时序逻辑电路; 时序逻辑电路;三、典型的时序逻辑电路——串行加法器;§1 概 述;二、时序电路的一般结构形式与功能描述方法;? 输出方程：;可以用三个方程组来描述：;四、时序逻辑电路的分类;四、时序逻辑电路的分类（续）;6.2 时序电路的分析方法;同步时序电路分析;例：;例：请分析以下同步时序电路： ;(2) 写出状态方程 ;6.2.2 时序电路的状态转换表、状态转换图、状态机流程图和时序图;二、状态转换图;（4）根据状态方程列出状态。 ;（6）时序图（设Q2Q1Q0初态为000） ;例：;（4）列状态转换表： （5）状态转换图;*6.2.3 异步时序逻辑电路的分析方法;6.3 若干常用的时序逻辑电路;并行寄存器; 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。;数码寄存器;RD;移位寄存器;寄存数码;1;左移寄存器波形图;四位左移移位寄存器状态表;1;寄存器分类;3. 双向移位寄存器：;一、右移寄存器;（4）动作特点;（5）工作波形;8位移位寄存器74HC164;二、左移寄存器 ;例：用维-阻触发器结构的74HC175;二、移位寄存器（代码在寄存器中左/右移动）;三、多功能寄存器（并行置数、左移、右移、保持） ;器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能;（5）74LS194逻辑符号和功能表 ;R’D;扩展应用（4位 8位）;◆ 按计数脉冲引入方式，分为同步和异步计数器;一、同步计数器 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：;器件实例：74161;1.74161的主要功能： ;同步计数器;同步计数器;同步计数器;同步计数器;2. 74161的逻辑符号;4. 应用 ;②同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 由此得出规律，若用T触发器???成计数器，则第i位触发器输入端Ti的逻辑式应为： ;③同步加减计数器;a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器） ;b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1） ;2. 同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。;能自启动;器件实例：74 160;②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ;能自启动;③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192 ; 集成同步计数器种类很多，常用的有以下几种 ;二. 异步计数器;②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转;2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成， 要跳过 1010 ~ 1111这六个状态 ;器件实例：二－五－十进制异步计数器74LS290 ;三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。;1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 ;例：将十进制的74160接成六进制计数器;例：将十进制的74160接成六进制计数器;置数法 (a)置入0000 (b)置入1001;2. N M ①M=N1×N2 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态;例：用74160接成一百进制;例：用两片74160接成一百进制计数器;②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法;例：用74160接成二十九进制;例：用74160接成二十九进制;四、移位寄存器型计数器 1. 环形计数器;2.