硬件描述语言Verilog HDL基础.ppt

硬件描述语言Verilog HDL基础 Verilog允许用参数定义语句定义一个标识符来代表一个常量，称为符号常量。 定义的格式为： parameter 参数名1＝常量表达式1，参数名2＝常量表达式2，……； 如 parameter BIT=1, BYTE=8, PI=3.14; 6．字符串:字符串是双撇号内的字符序列 用Verilog HDL描述组合逻辑电路 用VerilogHDL描述组合逻辑电路 用VerilogHDL描述组合逻辑电路有三种不同抽象级别： 门级描述 数据流描述 行为级描述 VerilogHDL描述的电路就是该电路的VerilogHDL模型。 2 组合逻辑电路的数据流建模 数据流建模能在较高的抽象级别描述电路的逻辑功能。通过逻辑综合软件，能够自动地将数据流描述转换成为门级电路。 Verilog HDL的运算符 类型 符号 功能说明 类型 符号 功能说明 算术运算符 （双目运算符） + - * / % 二进制加 二进制减 二进制乘 二进制除 求模 关系运算符 （双目运算符） > < >= <= == != 大于 小于 大于或等于 小于或等于 等于 不等于 位运算符 （双目运算符） ~ & | ^ ^~ 或 ~^ 按位取反 按位与 按位或 按位异或 按位同或 缩位运算符 （单目运算符） & ~& | ~| ^ ^~ 或 ~^ 缩位与 缩位与非 缩位或 缩位或非 缩位异或 缩位同或 逻辑运算符 ! && || 逻辑非 逻辑与 逻辑或 移位运算符 （双目运算符） >> << 右移 左移 CSLG * CSLG 1 Verilog 语言的基本语法规则 2 变量的数据类型 3 Verilog 程序的基本结构 4 逻辑功能的仿真与测试 硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言(C语言).它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻辑功能。HDL是高层次自动化设计的起点和基础. 硬件描述语言Verilog HDL基础 计算机对HDL的处理: 逻辑综合 是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系（常称为门级网表）的过程。类似对高级程序语言设计进行编译产生目标代码的过程。产生门级元件及其连接关系的数据库，根据这个数据库可以制作出集成电路或印刷电路板PCB。 逻辑仿真 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测.仿真器对HDL描述进行解释，以文本形式或时序波形图形式给出电路的输出。在仿真期间如发现设计中存在错误，就再要对HDL描述进行及时的修改。 1 Verilog语言的基本语法规则 为对数字电路进行描述（常称为建模），Verilog语言规定 了一套完整的语法结构。 1．间隔符: Verilog 的间隔符主要起分隔文本的作用，可以使文本错落有致，便于阅读与修改。 间隔符包括空格符（\b）、TAB 键（\t）、换行符（\n）及换页符。 2．注释符:注释只是为了改善程序的可读性，在编译时不起作用。 多行注释符(用于写多行注释): /* --- */； 单行注释符 :以//开始到行尾结束为注释文字。 标识符:给对象（如模块名、电路的输入与输出端口、变量等）取名所用的字符串。由英文字母、数字，＄符和下划线组成，并且以英文字母或下划线开始， 如，clk、counter8、_net、bus_A 。 关键词:是Verilog语言本身规定的特殊字符串，用来定义语言的结构。例如，module、endmodule、input、output、wire、reg、and等都是关键词。关键词都是小写，关键词不能作为标识符使用 。 3．标识符和关键词 为了表示数字逻辑电路的逻辑状态，Verilog语言规定了 4种基本的逻辑值。 0 逻辑0、逻辑假 1 逻辑1、逻辑真 x或X 不确定的值（未知状态） z或Z 高阻态 4．逻辑值集合 5．常量及其表示 实数型常量 十进制记数法 如： 0.1、2.0、5.67 科学记数法 如: 23_5.1e2、5E－4 23510.0、 0.0005 常量 十进制数的形式的表示方法:表示有符号常量 例如：30、－2 带基数的形式的表示方法: 表示常量 格式为：<＋/－><位宽>’<基数符号><数值> 整数型 例如：3’b101、5’o37、8’he3，8’b1001_0011 2 变量的数据类型 1.线网类型:是指输出始终根据输入的变化而更新其值的变量,它一般指的是硬件电路中的各种