数字电子技术基础(阎石第5版)7.pdf

习题 351 [题 6. 19 J 图 P6.19 电路是由两片同步十进制计数器 74160 组成的计数器，试分析这 是多少进制的计数器，两片之间是几进制。 74160 的功能表与表6.3.4 相同。 Do D. D2 D3 C D. D , D, D EP LlO LI. Ll2 Ll3 俨 Y 74160(1) LD 741ω(2) LD 进位输出 CLK CLK____~ Qo Q. Q2 Q3 Qo Q. Q2 Q3 Ko 计数输入 1 图 P6.19 [题 6.20 J 分析图 P6.20 给出的电路，说明这是多少进制的计数器，两片之间是多少迸 制。 74LS161 的功能表见表6.3.4。 CLK 计数输入 Do D. D2 D3 C Do D. D2 D3 C 1 74LSI61(1) LD 74LSI61(2) LD CLK CLK Qo Q. Q2 Y 进位输出 图P6.20 [题 6.2 1] 画出用两片同步十进制计数器 74160 接成同步三十一进制计数器的接线 图。可以附加必要的门电路。 74160 的逻辑图和功能表见图 6.3.21 和表 6.3.4。 [题 6.22J 用同步十进制计数器芯片 74160 设计一个三百六十五进制的计数器。要求 各位间为十进制关系。允许附加必要的门电路。 74160 的功能表与表 6.3.4 相同。 [题 6.23 J 设计一个数字钟电路，要求能用七段数码管显示从0 时0 分0 秒到 23 时 59 分59 秒之间的任一时刻。 [题 6.24 ] 图 P6.24 所示电路是用二-十进制优先编码器74LS147 和同步十进制计数 器 74160 组成的可控分频器，试说明当输入控制信号A ， 8、 C、D、E、F、 G、H、 I 分别为低电平时 由 Y 端输出的脉冲频率各为多少。已知 CLK 端输入脉冲的频率为lOkHz 74LS147 的功能 o 表如表4.3.3 所示，74160 的功能表见表6.3.4。 [题 6.25 J 试用同步十进制可逆计数器74LS190 和二-十进制优先编码器 74LS147 设 计一个工作在减法计数状态的可控分频器。要求在控制信号 A 、 B 、 C 、 D、 E、 F、 G 、 H 分别为 1 时分频比对应为1/2 、1/3 、1/4 、1/5 、1/6