- 1、本文档共10页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1.7、
8
4
A
B
A÷B
C(余)
D(商)
4
8
(1)算法模型
开始
RC←A
RB←B
RD←0
RB=0
Y
N
ERROR
RD←RD+1??????
RD←RD+1?????? RC≥RB
N
Y
结束
(2)数据处理单元(框图)
A
B
8
4
MUX
C4
RB
C2
CTRD
CR
C3
8
4
8
RC
C1
4??????≥1
D
8
SUB
COMP
C1?C2?C3?C4
控制单元????????CR
ERROR
8
RC≥RB
2.10、
N
N
N
N
N
N
开始
WAIT
START
Y
i←AE+1
i←i-1
FILL=1
FULL
Y
启动TEM1
AG=1
TEM1
Y
FOR=1
EMPTY
Y
i=0
Y
启动TEM2
SPIN=1
TEM2???Y
2.17、
流水线操作结构:TS1=18*100+(256-1)*100=2.73*104(ns)
顺序算法结构:TS2=256*18*100=4.608*105(ns)
显然流水线操作时间短。
(若系统输入数据流的待处理数据元素为?m?个,每一元素运算共计?L?段,每段历经时间为
Δ,则流水线操作算法结构共需运算时间为:
T=L·Δ+(m-1)?Δ
而顺序算法(或并行算法)结构所需运行时间为:m·L·Δ)
2.30、
(1).DFF?状态编码
A—000?B—001?C—010?D—011?E—100
XZ00Q1Q0
X
Z
0
0
Q2
0
00
0
01
0
11
1
10
0
Q1Q0
Q2
0
00
0
01
1
11
0
10????????Q1Q0?00??01??11
Q2
Z
10
0
1
X
-
-
-
1
0
-
-
-
1
0
-
-
-
D2
D1
D0
输出:
AOUT???Q
QQ
BOUT???Q
QQ
COUT???Q
QQ
DOUT???Q
QQ
SETOU???Q?
SETOU???Q?Q?Q
X
2
1???0
2
1????0
2
1???0
2 1
0
(2)“一对一”状态分配
A???Q
B???Q?C???Q?D???Q?E???Q
0
1???????????2???????????3???????????4
次态表:
NS
A
PS
A
C
输入条件
Z
X
E
B A
B
C
C
X
Z
Z
X
D
B
D
Z
-
E
E?????????X
激励方程:
D???Q
Z???Q?X???Q?X
D???Q
Z
D???Q?Z???Q
X
D???Q?Z?D???Q???Q
X
0
0
2??????????4
1
0
2???????1???????2
3???????1???????4?????3?????4
输出:?AOUT???Q
BOUT???Q?COUT???Q?DOUT???Q?SETOU???Q?X
0
1??????????????????2???????????????????3????????????????????4
3.2、试给出一位全减器的算法描述和数据流描述
真值表:
x
0
0
0
0
1
1
1
1
y
0
0
1
1
0
0
1
1
bi
0
1
0
1
0
1
0
1
d
0
1
1
0
1
0
0
1
bo
0
1
1
1
0
0
0
1
x—被减数?y—减数?bi—低位向本位的借位?d—差?bo—本位向高位的借位
LIBRARY?IEEE;
USE?IEEE.Std_Logic_1164.ALL;
ENTITY?full_sub?IS
PORT(x,?y,bi?:?IN?Std_Logic;
d,bo?:?OUT?Std_Logic);
END?full_sub;
算法描述:
ARICHITECTURE?alg_fs?OF?full_sub?IS
BIGIN
PROCESS(x,y,bi)
BEGIN
IF?(x=‘0’?AND?y=‘0’?AND?bi=‘0’?OR?x=‘1’?AND?y=‘0’
AND?bi=‘1’?OR?x=‘1’?AND?y=‘1’?AND?bi=‘0’?)?THEN
bo<=‘0'; d<=‘0’;
ELSIF?(x=‘1’?AND?y=‘0’?AND?bi=‘0’?)?THEN
bo<=‘0'; d<=‘1’;
ELSIF?(x=‘0’?AND?y=‘1’?AND?bi=‘1’?)?THEN
bo<=‘1'; d<=‘0’;
ELSE
bo<=‘1
文档评论(0)