关于Virtex-7 FPGA的电源需求深度探析.docxVIP

关于Virtex-7FPGA的电源需求深度探析 在规划电源系统时，设计人员必须考虑电压轨、电压电平以及大电流需求。负载点转换器将是重要组件。 随着半导体公司不断推出更加高级的器件，电路设计人员要找到确保其设计支持最高性能的最佳途径、充分发挥这些全新IC的优势，将不断面临各种挑战。为了充分发挥最高级FPGA器件的最佳性能，在系统中创建稳健可靠的电源是一经常被忽视，却又至关重要的步骤。 （赛灵思）7系列FPGA可提供前所未有的低功耗与高性能以及移植设计的便捷路径。该创新系列FPGA采用28纳米TSMCHPL（高性能低功耗）工艺，与同类竞争FPGA相比，功耗锐降50%。 但随着FPGA容量与性能的提升，FPGA的I/O资源正日益成为主要性能瓶颈。虽然实际（晶体管）数量每年都在翻番，但FPGA晶片尺寸却或多或少地保持不变。这对将信号从芯片输入输出的I/O来说是个问题，因为I/O只能以线性方式增长，这为设法创建更大带宽系统的设计人员带来了大量的布局、信号完整性以及功耗挑战。为解决这些问题，赛灵思在其业界一流的器件中采用极其高级的数千兆位（收发器）（MGT）I/O模块。例如，Vir（te）x-7HTFPGA使用96个13.1Gbps收发器集提供2.78Tbps的最大带宽。 随着FPGA的功能日益强大，电源要求也变得更加复杂。对于当前设计而言，各团队必须考虑对应每个电路与功能模块的多个电压轨、电压电平以及大电流需求。下面我们将深入讨论有关Virtex-7FPGA的电源需求。 输出电压设置的准确性 随着半导体制造工艺技术的不断发展，半导体的密度与性能，尤其是FPGA的密度和性能，取得了长足发展。同时，半导体公司也一直在降低其器件的核心电压。 这两个因素进一步为电源设计带来了挑战，使设计人员难以选择合适的电源电路。电路板布局与制造技术不足以管理几毫伏内的电压，但电源系统必须具备可测量的准确性与可靠性。如此一来，设计团队在设计电源系统时，就必须将电源特性与器件特性纳入综合考虑事项。。例如，1V核心电压具有+/-30mV的电压容差，如果电流以10A为单位进行变化，就会在5毫欧电源线上出现50mV的压降（见图1）。这样在电路板设计过程中，就不容易在所有环境下管理电源电压，使之不超过容差值。此外，如果设计团队在使用负载点（POL）电源，它们不但需要极高的精确度，不超出+/-1%，而且还要具备高速瞬态响应。由于这些原因及其它原因，设计团队在构建电路板之前，应充分了解设计以及提供给他们的各种选项。 在为其电源系统选择电路时，设计团队需要清楚的首要事项之一是：FPGA设计有严格的启动顺序要求。例如，Virtex-7FPGA加电顺序有下列两种选择：VCCINT_VMGTAVCC_VMGTAVTT或VMGTAVCC_VCCINT_VMGTAVTT。 同时，电源关断顺序还应该与所选择的加电顺序正好相反。如果器件加电或关电顺序与推荐的相左，在加电和电源关断过程中，来自VMGTAVTT的平缓电流就会超出该规范。要满足这种顺序规则，设计人员可使用专用排序IC，也可使用POL的PGood及开关特性。 使用FPGA进行设计的电源系统还需要包含便于开发团队监控输出电压的电路。一般来说，设计人员不但可检查产品精调阶段的输出电压，而且还可通过调节输出电压来管理压降。设计人员通常可使用POL调节电压，但这当然也意味着设计中使用的POL需要具有输出电压调节特性。此外，电源系统还应提供监控设计电压电流的功能，以便检查实时偏差和电源异常，更好地预测故障。 高速SERDES需要大电流，因为它们具有多个通道和一个高工作频率。工程师用于为之供电的低压差（（LDO））稳压器会因低效率而产生大量热量，因此对于需要大流耗的电路而言，它们并不是理想的电源解决方案。高速SERDES对电源电路中噪声造成的抖动非常敏感。高抖动会降低信号质量，导致数据错误。对于SERDES而言，拥有极好的信号完整性也非常重要，这可实现良好的高速数据通信。这当然也意味着设计人员在选择POL时，应确保其POL无噪声。 选择高精度POL转换器 构建最佳Virtex-7FPGA电源系统的重要步骤是确保POL转换器满足给定器件要求。在大电流、电流变动剧烈的设计中，快速瞬态响应的POL转换器非常适用。这些支持快速瞬态响应的高精度POL转换器不仅有助于管理FPGA不断变化的核心电压，还有助于管理MGT的VMGTAVCC和VMGTAVTT。图2是几个POL转换器动态负载变化电压响应的测量结果。为公正起见，我们让所有POL转换器都工作在相同的条件下。唯一不同的是：我们使用了每一款POL转换器制造商文献资料推荐的（电容器）。 输入电压：5V（固定值） 输出电压：1V（固定值）（Virtex-7核心电压） 负载电流：0~10A 电流变化斜率（单