秒脉冲发生器.doc

设计题目 : 秒脉冲发生器得设计 设计小组 : 第三组 1 秒脉冲发生器整体设计方案 1、1 秒脉冲发生设计方案概述 秒脉冲发生器就是由 100HZ 时钟产生电路与分频电路两 部分构成，其中100HZ时钟产生电路主要由555定时器组成得 时钟电路 , 主要用来产生 100HZ 得脉冲信号 ; 分频电路主要由 74LS192组成得100进制计数器电路，主要用于将100HZ脉冲 信号分成1HZ脉冲信号。该方案通过了 Multisim 软件仿真， 并得到了 1HZ得脉冲信号，基本实现了工程训练得要求。 1、2 秒脉冲发生器整体设计电路设计图 Cl C2 =1 伽F=40nF vgc -4 6V 1 6 ■ - ■ ■ . - - » . . . VCC 6V ■ … -WG -- ■C5CT E?Iff THS TEI □DM F15O ' LM555CM QND GND 丄」-:4MJ $ -T 了 7 工丄 :・：mu A B ff D-LCL 74LS102N 图1秒脉冲发生器整体设计电路设计图 1、3秒脉冲发生器整体设计电路仿真图 T4L 51^11.7L犷日汕vccF"刘JL- T4L 51^11. 7L犷日汕 vccF"刘 JL- 图2秒脉冲发生器整体设计电路仿真图 2各分电路得元件介绍及设计方案 2、1 100HZ时钟产生电路 vcc fiV R1 10kQ VC匸 U1 viz匚 1>R2 <67KQ HST DIS QtJT 1O0HZ ——-□ 1D0HZ C"ON =U100nF r^XlOnF：: 1 LM556CM GND ■* GND 图3 100HZ时钟产生电路 2、1、1元件介绍 555芯片引脚图及引脚描述： 555得8脚就是集成电路工作电压输入端，电压为5〜18V,以UCC表示；从分压 器上瞧出,上比较器A1得5脚接在R1与R2之间,所以5脚得电压固定在2UCC/3 上下比较器A2接在R2与R3之间,A2得同相输入端电位被固定在 UCC/3上。 1脚为地。2脚为触发输入端;3脚为输出端，输出得电平状态受触发器控制， 而触发器受上比较器6脚与下比较器2脚得控制。 当触发器接受上比较器 A1从R脚输入得高电平时,触发器被置于复位状态,3 脚输出低电平； 2脚与6脚就是互补得,2脚只对低电平起作用，高电平对它不起作用，即电压 小于1Ucc/3,此时3脚输出高电平。6脚为阈值端,只对高电平起作用，低电平对它 不起作用,即输入 电压大于2 Ucc/3,称高触发端,3脚输出低电平,但有一个先决 条件,即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压 Ucc,输 出电流最大可打200mA 4脚就是复位端，当4脚电位小于0、4V时，不管2、6脚状态如何，输出端3 脚都输出低电平。 5脚就是控制端。 7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3 脚称为实高(或低)、7脚称为虚高 D and N 尸ackages (SNR 1 8 vcc TRIGGER 2 555 7 DISCHARGE OUTPUT 3 G THRESHOLD R 匚 SET Ar 5 CONTROL VOLTAGE 图4 555定时器引脚图 2、1、2 100HZ时钟产生电路设计方案 100HZ时钟产生电路就是由555定时器、电阻、电容组成得，电路得设计及其 工作波形见图3。接通电源后,电源VCC通过R1与R2对电容C充电，当Uc<1/3VCC 时,振荡器输出Vo=1,放电管截止。当Uc充电到》2/3VDD后,振荡器输出Vo翻转 成0,此时放电管导通,使放电端(DIS)接地,电容C通过R2对地放电,使Uc下降。 当Uc下降到w 1/3VCC后，振荡器输出Vo又翻转成1,此时放电管又截止，使放电端 (DIS)不接地，电源VCC通过R1与R2又对电容C充电，又使Uc从1/3VCC上升到 2/3VCC，触发器又发生翻转，如此周而复始，从而在输出端Vo得到连续变化得振荡 脉冲波形。脉冲宽度 TL〜0、7R2C,由电容C放电时间决定；TH=0、7(R1+R2)C,由 电容C充电时间决定，脉冲周期T~TH+TL电容C充电时间决定，脉冲周期T~TH+TL 电容C充电时间决定，脉冲周期T~TH+TL 电容C充电时间决定，脉冲周期T~TH+TL 4 XKL XKL -+ <1 4 •d - ■ ■ I •£_? • - • = 100niF 口• raf run 图5 555定时器构成得多谐振荡器及波形图 2、2分频电路 图6分频电路 2、2、1元件介绍 十进制可逆计数器74LS192引脚图管脚及功能表： 74LS192就是同步十进制可逆计数器,它具有双时钟输入,并具有清除与置数等功 QQQQ 66T Tu DP0