自-10级《数字逻辑电路》实验指导书 .docVIP

课程名称:数字逻辑电路实验 　 　指导书 课 时：8学时 集成电路芯片 一、简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1-１所示。识别方法是：正对集成电路型号（如7４LＳ20)或看标记(左边的缺口或小圆点标记）,从左下角开始按逆时针方向以1，２，3,…依次排列到最后一脚(在左上角)。在标准形TTL集成电路中,电源端ＶCC一般排在左上端,接地端GＮD一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NＣ,则表示该引脚为空脚，与内部电路不连接。 　 二、TＴL集成电路使用规则 １、接插集成块时,要认清定位标记，不得插反。 　2、电源电压使用范围为+4.５V~+5.5Ｖ之间,实验中要求使用Ｖcc=＋5V。电源极性绝对不允许接错。 　 3、闲置输入端处理方法 　 (１) 悬空，相当于正逻辑“1” (2) 直接接电源电压VCC(也可以串入一只1～１0KΩ的固定电阻)或接至某一固定电压(＋2.4≤V≤4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 　(3) 若前级驱动能力允许，可以与使用的输入端并联。 　　4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω时,输入端相当于逻辑“０”；当R≥４.7　KΩ时,输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。 　　5、输出端不允许并联使用（集电极开路门（OC）和三态输出门电路（3S)除外)。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 　　 ６、输出端不允许直接接地或直接接+5V电源,否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻Ｒ接至Vcc,一般取R＝３～5.1 KΩ。 １.实验名称:组合逻辑电路的设计与测试2.课时安排：２课时? 　 实验一 　组合逻辑电路的设计与测试 　一、实验目的 　　 　掌握组合逻辑电路的设计与测试方法 二、实验原理 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计 组合电路的一般步骤如图2－１所示。 图2-1 　组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 　 2、　组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时,输出端才为“１ 设计步骤:根据题意列出真值表如表２－１所示,再填入卡诺图表2-2中。 　 　 表2－1 ??????? ? ? D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 １ 1 A ０ 0 0 ０ 1 1 1 1 0 0 0 ０ 1 1 １ 1 B 0 0 １ 1 0 0 1 1 ０ 0 1 1 ０ ０ 1 1 C 0 １ 0 1 0 1 0 1 0 １ 0 1 ０ １ 0 1 Z 0 0 ０ 0 0 0 0 1 0 0 ０ 1 0 1 1 1 　 　 表2-2 　 　 DA BC 00 01 1１ 10 00 01 1 11 1 1 １ 10 １ 　 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z＝AＢＣ＋BＣD+AＣD＋ABD = 根据逻辑表达式画出用“与非门”构成的逻辑电路如图2-2所示。 图2－２ 　表决电路逻辑图 用实验验证逻辑功能 在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC40１2。 按图2－２接线，输入端Ａ、Ｂ、C、D接至逻辑开关输出插口,输出端Z接逻辑电平显示输入插口，按真值表(自拟）要求,逐次改变输入变量，测量相应的输出值,验证逻辑功能，与表２-１进行比较，验证所设计的逻辑电路是否符合要求。 　 　　三、实验设备与器件 　 1、 ＋5V直流电源 　 2、 逻辑电平开关 　3、　逻辑电平显示器 　 　 4、 直流数字电压表 　CC40１１×２（7４LS00）　 ＣC４0１2×3(74ＬS2０) 　ＣＣ4030（７4LS86） ＣC408１(７4LＳ０8） 　74LS54×2(CＣ４０８５) CC40０1 (74ＬS0２）　 四、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。 要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。 设计一个一位全加器,要求用异或门、与门、或门组成。 3、设计一位全加器，要求用与或非门