DSP3系统与实验教程2812CPU.docx

第二章2812的CPU首先我们讲DSP作为一种微处理器，微处理器一开始发生发展起来的沿着3个方向，一个就是GPT（CPU），一个就是单片机，一个方向个就是DSP。既然DSP作为一种微处理器，他的结构总是与其他CPU有类似的地方：由CPU,存储器，总线，外设，接口等等。但他又有自己独特的特点，本章我们就看一下DSP与其他处理器的异同，看一下他的硬件结构。第一节 DSP硬件结构的相同点1.1 Von Neuman结构和Harvard结构计算机和微处理器有两大结构：冯诺依曼和哈佛结构。这是从40年代开始的时候，这两种结构共存。程序和数据存储器CPU数据存储器CPU程序存储器以奔腾为代表的通用CPU不例外的都采用了冯.诺依曼结构。所以它的结构是将程序和数据都存在一起然后通过总线与CPU 相连。比如你看到的某个存储器存的数的时候你不大会知道是存的数据还是程序，可能操作码和可能是操作数；Harvard结构把这个结构分开了，把程序和数据空间分开了，分别使用程序和数据总线与CPU相连。毫无例外地你看到的所有的厂家的DSP 都采用这个结构。为什么呢？分开之后，它可以并行工作，在调用操作码的时候同时也会调用操作数。提高了运算速度。我们再细看harvard结构数据和程序空间分开，各有独立的地址和数据总线，取指和读书可以同时进行，提高了运算的速度。目前的水平已到了90亿次浮点运算/秒(9000MFLOPS)每秒进行百万次的浮点运算。除了MFLOPS还有MIPS,每秒多少百万条指令，这个指标可能更常用。Million Instruction Per Second；Million Floating Operation Per Second2.1流水操作PipelineDSP另一个重要的特点是流水操作，有些书上写成管道操作；Pipline指的是什么呢，计算机执行一条指令，按照如下的操作进行：在程序空间中把指令取出来；然后将程序指令译码成相应的操作码；运算需要数据，操作码需要寻找数据存放在什么位置；然后参与相应的运算最后将运算的结构存放在数据空间。每一条指令都是一条一条的做，我们先借用这个简单的过程来解释，每一个操作可以认为是一个节拍，假设一个节拍需要一个机器周期，完成这个操作需要6个机器周期。在通用的CPU 中是采用串行的操作，完成前一条之后才能做后面一条；DSP不是这样，在第一条指令执行译码的时候，取指部分已经释放用于第二条使用。以此类推，后一条指令比上一条推迟一拍，就像是流水线上的工人一样。每一条指令都会完成这六个操作，对于一个程序块的时候，平均下来一个指令需要一个机器周期，在很多DSP 的datasheet和文献中能够看到“单周期指令”值得是一个程序块指令完成的时间为一个机器周期。近年来，像奔腾之类的CPU也大量的应用这种pipeline方式。1.3 独立的硬件乘法器在数字信号理论的学习中，我们知道在卷积、数字滤波、FFT、矩阵等一类运算中，大量的重复乘法和累加，两个变量先乘法再加法。在数字信号运算过程中，在提高其速度的时候必须提高乘加运算。怎样提高就是DSP设计的初衷；在通用计算机中乘法使用软件实现的，会占用过若干个机器周期；DSP有硬件乘法器，使用MAC指令（取数、乘法、累加，存储）可以在但周期内完成。当然了，FPGA，CPLD可以实现软件的硬件执行，运行速度更快，并且区别于DSP能够执行并行工作；1.4 独立的DMA总线和控制器这一点很重要，前面的MAC是硬件的乘法器，别忘记取数的过程需要通过总线从存储器取数。DMA指的是存储器的直接区数，包含读和写。所谓的直接是不经过CPU。DMA这个概念并非是DSP独有的。在通用CPU也有，但他里面做DMA没有用CPU的资源，但他必须利用总线。在CPU中任何的数据传输离不开总线，尽管DMA没有用CPU但他占用了总线资源，CPU在这个过程只能空闲了。DSP中，他有独立的DMA总线(这与harvard结构中的总线不同)和DMA控制器。一个数据快从源地址搬到目标地址，是否编译完毕这个就是DMA的控制器。所谓的运算快还需要运算的吞吐率有关。当然随着DSP技术的发展，DMA的吞吐率还在提高，目前达到800Mbyte/s。第二节2000的硬件系统上面的冯诺依曼harvard结构、DMA总线及控制器，独立的MAC是DSP共有的特性，我们接下来看一下2812CPU基本的组成。2.1 MAC和CALU这是一款TI公司28系列中的一款CPU,我们具体看一下它的基本结构是什么。说到CPU，我们不管什么型号，只需要抓住他的MAC单元即可。T寄存器是暂存器，用于存放被乘数，另一个乘数直接放在MAC中，做完乘法后将结构暂存到P寄存器；紧接着是CALU，里面有累加器，2812里面有累加器ACC。用于存放之前所有的加法的和。ACC输出的