基于DE2的无线通信实验平台的构建.pdf

基于DE2 的无线通信实验平台的构建 摘 要：本文介绍了一种基于DE2 开发板和CC1100 射频模块的无线通信实验平台的软硬件 设计及实现。该实验平台通过 QuartusII 软件开发平台可以完成各种调制方式下的语音和数 据信号的传输实验，并可实现分时双工通信。 关键字：DE2 ，CC1100 ，无线通信 1. 引言 DE2 是采用Altera 公司开发的CycloneII 2C35 FPGA 可编程芯片为核心设计的一块开发 板，其片上资源丰富，用于2 次开发的空间广泛，在国内高校拥有广泛的用户。CC1100 是 一种低成本的单片 UHF 收发器，专门用于低功耗的无线通信。本文在 DE2 的基础上，以 CC1100 为核心设计了一个无线通信实验平台，实现了各种调制方式下的语音实现和数据信 号通信，并可分时双工等功能。借助DE2 强大的功能，可广泛用于无线通信的实验教学和 产品开发中。 2. 实验平台的基本结构 本文介绍的无线通信实验平台的总框图如图1 所示： 图1 无线通信实验平台的总框图 无线通信实验平台由两部分构成，分别为DE2 开发板和无线收发模块。利用DE2 开发 板上的丰富资源，在扩展无线收发模块的基础上，设计了多种无线通信实验，为各类无线通 信的实现教学提供了方便。 2.1 DE2 开发板介绍 无线通信实验平台中控制器的工作是由DE2 开发板完成的。此开发板的结构框图如图 2 所示。其核心芯片是Cyclone II 系列的EP2C35F672 FPGA 可编程芯片。其封装为672 脚 的Fineline BGA ，是2C35 系列中引脚最多的封装，最多可以有475 个I/O 引脚可以供用户 使用。EP2C35F672 由33216 个逻辑单元（LE ）组成，片上有105 个M4K RAM 块，每个 M4KRAM 块由4K(4096)位的数据RAM 加512 位的校验位共483840 位RAM 组成。EP2C35 片内还拥有35 个 18×18 的硬件乘法器，4 个锁相环（PLL ），可实现多个时钟域。其集成 - 1 - [1] 密度高，性能优越 。 图2 开发板的结构框图 DE2 开发板内置了USB Blaster 电路，使用方便而且可靠，只需要一根USB 电缆将电 脑和DE2 开发板连接起来就可以调试。USB Blaster 提供了JTAG 下载与调试模式及主动串 行(AS)编程模式。除此之外，DE2 附带的控制面板软件通过USB Blaster 与FPGA 通信，可 以方便地实现DE2 的测试。 DE2 开发板提供了各种常用的存储器，包含一片8M 字节的SDRAM、一片512K 字节 的SRAM 和一片4M 字节的Flash 存储器。另外通过SD 卡接口，可以使用SPI 模式的SD 卡作为存储介质，两个40Pin 的扩展口可以配置成IDE 接口使用，可以连接大容量存储介质。 DE2 开发板提供了 4 个按钮，所有按钮都使用了施密特触发防抖动，按钮按下时变为 低电平，释放时恢复高电平。此外还有 18 个拨动开关，用户可以用来设定电平状态；9 个 绿色的发光二极管和18 个红色的发光二极管以及8 个7 段数码管。 开发板上提供了两个时钟源，一个为50MHz，另一个为27MHz，都连接在EP2C35F672 芯片上。板上的音频输入输出由 Wolfson 公司的低功耗立体声 24 位 Σ-∆ 音频编解码芯片 WM8731 完成。WM8731 的音频采样速率为8kHz-96kHz 可调，并提供2 线与3 线两种与主 控制器的接口方式。支持 4 种音频数据格式：I2S 模式、左对齐模式、右对齐模式和 DSP 模式。数据位可以是16 位或32 位。数据采样率为8KHz-96KHz 可选。 DE2 开发板的Video DAC 选用Analog Device 公司的ADV7123 ，ADV7123 由3 个10 位高速DAC 组成，最高时钟速率为240MHz ，即可以达到最高240MSPS 的数据吞吐率。 电视解码芯片采用的是ADV7181 。ADV7