彩灯控制器课程设计数电.docxVIP

电子技术课程设计 ---彩灯控制器 学院：电子信息工程学院 班级： 学号： 指导教师： 彩灯控制器 一、 设计任务与要求： 设计一个彩灯控制器，要求： 四路彩灯从左向右逐次渐亮，间隔为 1秒。 四路彩灯从右向左逐次渐灭，间隔为 1秒。 四路彩灯同时点亮，时间间隔为1秒，然后同时变暗，时间为1秒，反复4 次。 二、 总体框图 图（1 ）总体框图 根据设计要求，电路设计大体思路如下: 由脉冲发生器发出频率脉冲信号，利用计数器加法计数功能输出 0000~1111 的脉冲信号，经过数据选择器分别在 0000~0011, 0100~0111, 1000~1111三个时 段输出不同的高低电平，控制移位寄存器实现右移一左移一置数功能， 从而控制 彩灯按照设计要现亮灭 三、选择器件 本次课程设计所用器件如表 表一本次课程设计所用器件 型号 名称 数目 74LS163 同步二进制计数器 1 74LS194 4位双向移位寄存器 1 74150 十六选一数据选择器 3 74LS04 非门 1 PROBE 彩灯 4 XFG2 脉冲发生器 1 同步二进制计数器74LS163 动态逬 动态逬 B C D PT CPLD 淸 A 时弊置数除 (a) 74LS163逻辑电賂圈 数据納入 二二二二二 | 12 13 14 1$ 荼止 黎驚预置 (b)睛除、预置. 图318 74LS163同步二进制计数器 表二7-3 74LS163功能表 输 入 输 出 CP EP ET Q X 0 X X 全“L” 0 1 X X 预置数据 1 1 1 1 计数 X 1 1 0 X 保持 X 1 1 X 0 保持 根据逻辑图、波形图、功能表分析，74LS163具有如下功能: 管脚图逻辑符号 管脚图 1是同步4位二进制加法计数器，M=16 CP上升沿触发 2既可同步清除，也可异步清除。同步清除时，清除信号的低电平将在下一 个CP上升沿配合下把四个触发器的输出置为低电平。异步清除时，直接用 清除信号的低电平把四个触发器的输出置为低电平。 3同步预置方式：当LD = 0时，在CP作用下，计数器可并行打入预置数据 当LD = 1时，使能输入PT同时为高电平，在CP作用下，进行正常计数。 PT任一为低时，计数器处于保持状态。 5 CO为进位输出，可用来级联成n位同步计数器。 四位双向移位寄存器74LS194 表三 逻辑符号 逻辑框图 表三 逻辑符号 逻辑框图 Logic Diagram Mdkltl IWLfl n I； | * i r / 74LS194部原理图 74LS19 4四位双向移位寄存器具有左移、右移、并行数据输入、保持、清除功能。 1）从图1中74LS194的图形符号和引脚图分析。SRG是4位移位寄存器符号，D0~D3并行数据输入端、Dsl左移串行数据输入端、Dsr右移串行数据输入端、Sa （M0）和SB（ M1）（即9脚和10脚）工作方式控制端分别接电平开关，置 1 或置0, CP时钟输入端接正向单次脉冲，清零端接负向单次脉冲， Q0~Q3输出 端。 3.十六选一数据选择其74150 74150部原理图 output w 74150逻辑功能表 D C B A Strobe W X X X X 1 1 0 0 0 0 0 E0 0 0 I 0 I 1 0 E1 0 0 11 0 0 E2 0 0 1 1 0 E3 0 1 0 0 0 E4 0 1 0 1 0 E5 0 1 1 0 0 E6 0 1 1 1 0 E7 1 0 0 0 0 E8 1 0 0 1 0 E9 1 0 1 0 0 E10 1 0 1 1 0 E11 1 1 0 0 0 E12 1 1 1 0 I 1 0 E13 1 1 11 1 1 0 1 L 0 E14 1 1 11 1 111 L 0 E15 31224S D n 1- Q !ff 7 1 1 11 1 E E￡ E FsfcE￡ E Erilhl 日！1IIXX-TT1- b 741JDX 逻辑符号 r~l「」urn「Un「」「寸「十 -2423222120W1 9(7520141 3 * o 1 2 12J4 5- s78o-^i 1 1 -匚匚匚 udod E7SS 国已E3EZE1E0一G w D m 逻辑框图 十六选一的数据选择器74150并行输入D0?Ch十六个数据，当选择输入 AAAA) 的二进制数码依次由0000递增至1111,即其最小项由 mo逐次变到m15时, 16个通道的数据便依次传送到输出端，转换成串行数据。 4 非门 74LS04 仔细观察一下图中给出的三极管开关电路即 可发现，当输入为高电平时输 出等于低电平，而输入为低电平时输出等于高电平。 因此输出与输入的电平之间 是反向关系，它实际上就是一个非门。(亦称反