- 1、本文档共142页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
4 组合逻辑电路
4.1 组合逻辑电路的分析
4.2 组合逻辑电路的设计
4.3 组合逻辑电路中的竞争和冒险
4.4 若干典型的组合逻辑电路
4.5 组合可编程逻辑器件
4.6 用Verilog HDL描述组合逻辑电路
教学基本要求
1.熟练掌握组合逻辑电路的分析方法和设计方法;
2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用;
3.学会阅读器件的功能表,并能根据设计要求完成电路的正确连接;
4.掌握可编程逻辑器件的表示方法,会用PLD实现组合逻辑电路。
组合逻辑电路的一般框图
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
工作特征:
组合逻辑电路工作特点:在任何时刻,电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。
4.1.1 组合逻辑电路的定义
结构特征:
1、输出、输入之间没有反馈延迟通路,
2、不含记忆单元
4.1 组合逻辑电路分析
二. 组合逻辑电路的分析步骤:
1、 由逻辑图写出各输出端的逻辑表达式;
2、 化简和变换逻辑表达式;
3、 列出真值表;
4、 根据真值表或逻辑表达式,经分析最后确定其功能。
根据已知逻辑电路,经分析确定电路的逻辑功能。
一. 组合逻辑电路分析
4.1.2 组合逻辑电路的分析方法
三、组合逻辑电路的分析举例
例1 分析如图所示逻辑电路的功能。
1.根据逻辑图写出输出函数的逻辑表达式
2. 列写真值表。
3. 确定逻辑功能:
解:
输入变量的取值中有奇数
个1时,L为1,否则L为0,
电路具有为奇校验功能。
如要实现偶校验,电路应做何改变?
例2 试分析下图所示组合逻辑电路的逻辑功能。
解:1、根据逻辑电路写出各输出端的逻辑表达式,并进行化简和变换。
X = A
2、列写真值表
X = A
真值表
这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位,0表示正数,1表示负数,正数的反码与原码相同;负数的数值部分是在原码的基础上逐位求反。
3、确定电路逻辑功能
真值表
1、逻辑抽象:根据实际逻辑问题的因果关系确定输入、输出变量,并定义逻辑状态的含义;
2、根据逻辑描述列出真值表;
3、由真值表写出逻辑表达式;
4、简化和变换逻辑表达式,画出逻辑图。
二、组合逻辑电路的设计步骤
一、组合逻辑电路的设计:根据实际逻辑问题,求出所要求逻辑功能的最简单逻辑电路。
4.2 组合逻辑电路的设计
4.2.1 组合逻辑电路的设计过程
例1 某火车站有特快、直快和慢车三种类型的客运列车进出,试设计一个指示列车等待进站的逻辑电路,当有两种或以上的列车等待进站时,要求发出信号,提示工作人员安排进站事宜。
解:(1) 逻辑抽象。
输入信号: A、B、C分别表示特快、直快和慢车,且有进站请求时为1,没有请求时为0。
输出信号: L表示进站状况,有两种以上的车进站为1,否则为0。
(2)根据题意列出真值表
(3) 写出输出逻辑表达式,并化简。
输 入
输 出
A
B
C
L
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
L= AB+AC+BC
(4) 根据输出逻辑表达式画出逻辑图。
表达式为最简与或式,用与门和或门实现两级“与-或”结构的最简电路如图。
例2 试设计一个码转换电路,将4位格雷码转换为自然二进
制码。可以采用任何逻辑门电路来实现。
解:(1) 明确逻辑功能,列出真值表。
设输入变量为G3、G2、G1、G0为格雷码,
当输入格雷码按照从0到15递增排序时,
可列出逻辑电路真值表
输出变量B3、B2、B1和B0为自然二进制码。
逻辑电路真值表
(2) 画出各输出函数的卡诺图,并化简和变换。
(3) 根据逻辑表达式,画出逻辑图
用异或门代替与门和或门能使逻辑电路比较简单。考虑相同乘积项 可以减少门电路数目,降低实现电路的成本。
1、单输出电路
相同输入端的与非门比与门或者或门所用晶体管少,速度快。图(b)电路最优
用指定芯片中特定资源实现逻辑函数,使电路的成本低并且工作速度快。因此需要对逻辑表达式进行变换,以减少芯片资源的数目和连线。
4.2.2 组合逻辑电路的优化实现
2、多输出电路
(a)如果分别实现两个逻辑函数,需要6个与门和两个或门。(b)如果考虑相同乘积项,需要4个与门两个或门,如图。
输出多个逻辑函数时需要考虑共享相同乘积项,减少逻辑门数目。
3、多级逻辑电路
用与门、或门实现时,限定逻辑门的扇入数为3,需要变换成:
当限定逻辑门输入端数目,则需要进行逻辑变换。
(1)提取公因子
图(a)电路为2级,图(b)为3级,但电路连线减少了。图(a)16根连线,图(b)13根。
您可能关注的文档
- 实验二 心脏的形态结构观察.ppt
- 世界500强情景模拟面试题.doc
- 市场营销工作指引-OTA.ppt
- 市场营销调研教学资料 2014chapter14.ppt
- 数值计算方法-张勇 interpo.pdf
- 数据库系统原理课程设计 需求分析.ppt
- 数值计算方法-张勇 Introduction.pdf
- 数值计算方法-张勇 RandNum.pdf
- 数字电路与逻辑设计教学 6.7 VerilogHDL在时序电路的设计.pdf
- 数字电路与逻辑设计教学 ch01.ppt
- 教版四年级下册数学第三单元《运算定律》测试 卷_20240511225052.pdf
- 教版七年级生物下册期中试卷_20240511225052.pdf
- 公司食物中毒应急预案_20240511225052.pdf
- 福建省闽侯县2022-2023学年七年级下学期期中地理试题(解析版).docx
- 精品解析:甘肃省陇南市康县阳坝中学2021-2022学年八年级下学期期中地理试题(解析版).docx
- 精品解析:甘肃省陇南市康县阳坝中学2021-2022学年八年级下学期期中地理试题(原卷版).docx
- 精品解析:福建省泉州市惠安县2021-2022学年七年级下学期期中地理试题(解析版).docx
- 精品解析:福建省泉州市惠安县2021-2022学年七年级下学期期中地理试题(原卷版).docx
- 七年级下册期中冲刺——材料分析题(解析版).docx
- 欧姆定律在串、并联电路中的应用教学设计.docx
文档评论(0)